gowin GW1N4 OSC IP 使用

创建工程

  1. File 选项下,选择新建工程New..

2.Name 是指工程名;Creat in 指工程路径;

3.选择对应的 器件,本测试示例使用的是 GW1N4BLV_LQFP144C6I5;

4.选择好器件型号,单击Finish;

5.给工程增加VerilogFile 即 .v 文件

添加OSCIP

  1. 单击 IP Core Generator,找到OSC IP, OSC频率默认是250Mhz,可能存在偏差;

2.分频设置为50 即 250Mhz/50 =5Mhz;

  1. OSC IP 生成后 会自动添加一个 gowin_osc.v 文件

定义信号线,输出 OSC 时钟

  1. 单击 Floor Planner ,分配信息线到对应的引脚;

定义了一个名为 Gowin_OSC 的模块,它有一个输出端口 oscout,用于输出振荡器的信号。然后,通过实例化一个名为 osc_instOSC 模块,并设置了 FREQ_DIVDEVICE 的参数,将 osc_instOSCOUT 输出端口连接到 oscout

接下来,代码定义了一个 wire 类型的信号 clkin,用于接收振荡器模块输出的信号。

然后,通过实例化一个名为 my_oscGowin_OSC 模块,将 oscout 端口连接到 clkin,这样 clkin 就可以接收到振荡器模块的输出信号。

最后,使用 assign 语句将 clkin 赋值给 test_clk,这样 test_clk 就可以使用 clkin 的信号。

使用 OSC 时钟信号

1.clkin 信号可以输出到 test_clk ,也可以被 时序逻辑模块使用;如:使用了 always @(posedge clkin) 来表示在 clkin 的上升沿触发。也就是说,每当 clkin 信号上升沿到来时,led 的值将取反。

相关推荐
点灯大师李1 天前
Zynq FPGA UART程序固化完整流程文档
fpga开发
坤驰科技1 天前
测风激光雷达数据采集解决方案
fpga开发
博览鸿蒙1 天前
FPGA 可以转 IC 设计吗?需要具备哪些条件
fpga开发
GateWorld1 天前
真双端口RAM在FPGA中使用
fpga开发·ram·实战经验·tdp-ram使用
stars-he1 天前
FPGA学习笔记(9)以太网UDP数据报文发送电路设计(三)
笔记·学习·fpga开发
stars-he2 天前
FPGA学习笔记-拔河游戏电路设计
笔记·学习·fpga开发
minglie12 天前
myhdl
fpga开发
cycf2 天前
PCIE BAR空间解读(六)
fpga开发
FPGA小迷弟2 天前
ModelSim操作教程 详细操作手册【一】
fpga开发·fpga·modelsim·fpga仿真·rtl仿真
minglie13 天前
cocotb 配合 iverilog 搭建 Verilog 仿真工程
fpga开发