gowin GW1N4 OSC IP 使用

创建工程

  1. File 选项下,选择新建工程New..

2.Name 是指工程名;Creat in 指工程路径;

3.选择对应的 器件,本测试示例使用的是 GW1N4BLV_LQFP144C6I5;

4.选择好器件型号,单击Finish;

5.给工程增加VerilogFile 即 .v 文件

添加OSCIP

  1. 单击 IP Core Generator,找到OSC IP, OSC频率默认是250Mhz,可能存在偏差;

2.分频设置为50 即 250Mhz/50 =5Mhz;

  1. OSC IP 生成后 会自动添加一个 gowin_osc.v 文件

定义信号线,输出 OSC 时钟

  1. 单击 Floor Planner ,分配信息线到对应的引脚;

定义了一个名为 Gowin_OSC 的模块,它有一个输出端口 oscout,用于输出振荡器的信号。然后,通过实例化一个名为 osc_instOSC 模块,并设置了 FREQ_DIVDEVICE 的参数,将 osc_instOSCOUT 输出端口连接到 oscout

接下来,代码定义了一个 wire 类型的信号 clkin,用于接收振荡器模块输出的信号。

然后,通过实例化一个名为 my_oscGowin_OSC 模块,将 oscout 端口连接到 clkin,这样 clkin 就可以接收到振荡器模块的输出信号。

最后,使用 assign 语句将 clkin 赋值给 test_clk,这样 test_clk 就可以使用 clkin 的信号。

使用 OSC 时钟信号

1.clkin 信号可以输出到 test_clk ,也可以被 时序逻辑模块使用;如:使用了 always @(posedge clkin) 来表示在 clkin 的上升沿触发。也就是说,每当 clkin 信号上升沿到来时,led 的值将取反。

相关推荐
Saniffer_SH3 小时前
【每日一题】一台可编程的PCIe 6.0主机 + 一套自动化CTS验证平台 + 一个轻量级链路分析系统
运维·服务器·测试工具·fpga开发·自动化·计算机外设·硬件架构
952366 小时前
计算机组成原理 - 主存储器
单片机·嵌入式硬件·学习·fpga开发
简简单单做算法7 小时前
【第2章>第1节】基于FPGA的图像放大和插值处理概述
计算机视觉·fpga开发·双线性插值·线性插值·图像放大·均值插值·最邻近插值
木心术18 小时前
OpenClaw FPGA资源利用率优化深度指南
人工智能·fpga开发
发光的沙子8 小时前
FPGA----zynq 7000与zynqMP内存区域保留方法
fpga开发
minglie19 小时前
c和hdl对偶关系
fpga开发
verse_armour11 小时前
【FPGA】在PYNQ开发板上搭建卷积神经网络实现交通标志识别
fpga开发
Aaron15881 天前
RFSOC+VU13P/VU9P+GPU通用一体化硬件平台
人工智能·算法·fpga开发·硬件架构·硬件工程·信息与通信·基带工程
XINVRY-FPGA1 天前
XC7VX485T-2FFG1157I Xilinx Virtex-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·fpga
鄙人菜鸡1 天前
Xilinx IP Aurora 8B/10B 多级光纤串联复位时序
fpga开发