nios ii开发随笔

错误一:

d:/intelfpga/17.1/nios2eds/bin/gnu/h-x86_64-mingw32/bin/../lib/gcc/nios2-elf/5.3.0/../../../../../H-x86_64-mingw32/nios2-elf/bin/ld.exe: test.elf section `.text' will not fit in region `ram_oc_xzs'
d:/intelfpga/17.1/nios2eds/bin/gnu/h-x86_64-mingw32/bin/../lib/gcc/nios2-elf/5.3.0/../../../../../H-x86_64-mingw32/nios2-elf/bin/ld.exe: region `ram_oc_xzs' overflowed by 73212 bytes
collect2.exe: error: ld returned 1 exit status
make: *** [test.elf] Error 1

原因:从这句话" region `ram_oc_xzs' overflowed by 73212 bytes"中可以知道,ram_oc_xzs内存太小,可以在qsys中修改大小。

解决方法:

1、在qsys中修改大小

2、减少代码的大小(当板子的资源不足时)

错误二:

Error executing 'nios2-bsp-generate-files --bsp-dir . --settings settings.bsp', unexpected return code 1.

Error message:

SEVERE: BSP not valid.
SEVERE: BSP not valid.
SEVERE: nios2-bsp-generate-files failed.

解决方法:

错误三:

原先代码是在sdram跑的,然后改到了在片上ram_oc_xzs中跑,出现问题。

Error executing 'nios2-bsp-generate-files --bsp-dir . --settings settings.bsp', unexpected return code 1.

Error message:

SEVERE: [Error] hal: <b>hal.linker.exception_stack_memory_region_name</b> "sdram" is out of range: "none", "ram_oc_xzs_BEFORE_EXCEPTION", "ram_oc_xzs", "dual_port_ram", "reset", "epcs"
SEVERE: [Error] hal: <b>hal.linker.exception_stack_memory_region_name</b> "sdram" is out of range: "none", "ram_oc_xzs_BEFORE_EXCEPTION", "ram_oc_xzs", "dual_port_ram", "reset", "epcs"
SEVERE: nios2-bsp-generate-files failed.

解决方法:

减少代码的空间

错误四:

qsys自定义IP注意的事项:

c 复制代码
--晓凡 2024年2月23日于武汉书
相关推荐
Jade-YYS2 小时前
如何判断FPGA能够接入几个Camera
fpga开发
apple_ttt20 小时前
SystemVerilog学习——虚拟接口(Virtual Interface)
fpga开发·fpga·systemverilog·uvm
学习路上_write1 天前
FPGA/Verilog,Quartus环境下if-else语句和case语句RT视图对比/学习记录
单片机·嵌入式硬件·qt·学习·fpga开发·github·硬件工程
jjjxxxhhh1231 天前
FPGA,使用场景,相比于单片机的优势
单片机·嵌入式硬件·fpga开发
诚实可靠小郎君95271 天前
FPGA高速设计之Aurora64B/66B的应用与不足的修正
fpga开发·aurora·高速通信
百锦再1 天前
基于Zynq FPGA对雷龙SD NAND的测试
fpga开发
∑狸猫不是猫2 天前
HDLBIts习题(4):边沿检测、分频计数器、多位BCD计数器
fpga开发
黑旋风大李逵2 天前
FPGA使用Verilog实现CAN通信
fpga开发·can通信·sja1000t·fpga实现can通信
hi942 天前
PYNQ 框架 - 中断(INTR)驱动
嵌入式硬件·fpga开发·zynq·pynq
transfer_ICer3 天前
Vscode搭建verilog开发环境
vscode·fpga开发·编辑器