FPGA - 科学设计复位信号(XILINX)

1,同步复位与异步复位

简单来说:复位信号与时钟同步,称之为同步复位。

复位信号与时钟不同步,称之为异步复位。

2、xilinx 的复位策略

① 同步高复位

② 计数器和状态机必须复位

③ 能不使用复位尽量不使用复位,比如中间打拍的信号。因为过多的复位会增加扇出(一个复位信号驱动了过多的信号,这种情况下就称为扇出过大),引起时序不稳定。

3、实际工程复位的写法

实际项目工程一般有几万行甚至几十万行的代码,工程里面有多个时钟域, 这种情况怎么处理时钟和复位的问题呢?一般单独弄一个时钟复位模块管理不同的时钟和复位信号

4、同步复位致命的缺点

虽然 xilinx 推荐同步复位,不过同步复位有个致命的缺点,没有控制好,非常容易引起时序问题

ui_clk在开始时是不稳定的,但是复位信号在不稳定的时候已经结束了,右面这个代码就进不去复位信号为为高时,LED为0。这是,这种复位是有问题的,这时LED为不定态。这是需要怎么做呢就是需要把reset信号展宽,展宽到ui_clk稳定时,复位一段时间,再拉低。

5、多时钟域下的同步复位设计(非常容易引起时序问题)

多时钟域下,如果使用同步复位,一定要注意复位信号的设计,比如读写 DDR3 的时候,有个 ui_clk 和用户 clk,一定要注意 DDR3 模块的复位信号设计。

reset 信号不能作为 ui_clk 的复位信号,即使打两拍也不行,因为 reset 复位 时间比较短,在 ui_clk 还没有稳定就复位结束了。

常见的做法就是将 reset 信号展宽后进行打拍。时序图和代码如下:

always @(posedge ui_clk or posedge reset) begin
	if (reset) begin 
		reset_timer <= 'do; 
	end
	else if (reset_timer <= 4'hf) begin 
		reset_timer <= reset_timer + 1'b1; 
	end 
	else 
	beginreset_timer <= reset_timer; 
	end
end

always @(posedge ui_clk or posedge reset) begin 
	if (reset) begin 
	u_reset_sync_do <= 1'b1; 
	u_reset_sync_d1 <= 1'b1; 
	ui_clk_reset_sync <= 1'b1; 
	end
	else begin 
	u_reset_sync_do <= reset_timer <= 4'hf; 
	u_reset_sync_d1 <= u_reset_sync_do; 
	u_reset_sync <= u_reset_sync_di; 
	end
end
always @(posedge ui_clk) begin
	if (u_reset_sync) begin 
		led <= 1'b0; 
	end
	else begin 
	led <= led; 
	end 
end
相关推荐
小灰灰的FPGA1 小时前
低速接口项目之串口Uart开发(七)——如何在FPGA项目中实现自适应波特率串口功能
fpga开发
fei_sun20 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto21 小时前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安1 天前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈1 天前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun1 天前
【Verilog】第二章作业
fpga开发·verilog
碎碎思1 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望1 天前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇1 天前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
CWNULT1 天前
AMD(Xilinx) FPGA配置Flash大小选择
fpga开发