第23篇:使能异步复位D触发器

**Q:**在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。

**A:**只要复位信号为高电平(RST=1)且CLK为时钟上升沿, 如果使能信号也为高电平(EN=1),输入数据才会被存储。

带使能功能的异步复位D触发器Verilog代码:

使用DE2-115开发板的SW[0]作为数据输入D,KEY[0]作为时钟输入CLK,KEY[1]作为异步复位信号,SW[1]作为使能信号,LEDR0显示触发器的输出值Q。ModelSim仿真结果:

相关推荐
小眼睛FPGA10 小时前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda16 小时前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安1 天前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search71 天前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发
search71 天前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者2 天前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky2 天前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星2 天前
FPGA矩阵算法实现
fpga开发
热爱学习地派大星2 天前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe