**Q：**在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。
**A：**只要复位信号为高电平（RST=1)且CLK为时钟上升沿， 如果使能信号也为高电平（EN=1），输入数据才会被存储。
带使能功能的异步复位D触发器Verilog代码：
使用DE2-115开发板的SW[0]作为数据输入D，KEY[0]作为时钟输入CLK，KEY[1]作为异步复位信号，SW[1]作为使能信号，LEDR0显示触发器的输出值Q。ModelSim仿真结果：
相关推荐
博览鸿蒙3 小时前
FPGA会用到UVM吗？ThreeYear_s13 小时前
基于FPGA实现数字QAM调制系统小飞侠学FPGA14 小时前
VIVADO的IP核 DDS快速使用——生成正弦波，线性调频波博览鸿蒙19 小时前
成为一个年薪30W+的FPGA工程师是一种什么体验？喜欢丸子头1 天前
xilinx vivado fir ip(FIR Compiler)核 ADC高采样率，FPGA工作时钟为采样率的1/4，同一个时钟周期来四个数据。璞致电子1 天前
【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册红糖果仁沙琪玛2 天前
fpga iic协议嵌入式-老费2 天前
Zynq开发实践（FPGA之pwm输出）hexiaoyan8272 天前
光纤加速的板卡设计原理图：基于6U VPX XCVU9P+XCZU7EV的双FMC信号处理板卡XiaoChaoZhiNeng2 天前
Altera Quartus17.1 Modelsim 库编译与仿真