**Q：**在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。
**A：**只要复位信号为高电平（RST=1)且CLK为时钟上升沿， 如果使能信号也为高电平（EN=1），输入数据才会被存储。
带使能功能的异步复位D触发器Verilog代码：
使用DE2-115开发板的SW[0]作为数据输入D，KEY[0]作为时钟输入CLK，KEY[1]作为异步复位信号，SW[1]作为使能信号，LEDR0显示触发器的输出值Q。ModelSim仿真结果：
相关推荐
ZPC82104 天前
docker 镜像备份ZPC82104 天前
docker 使用GUI ROS2tiantianuser4 天前
RDMA设计53：构建RoCE v2 高速数据传输系统板级测试平台2博览鸿蒙5 天前
FPGA 和 IC，哪个前景更好？怎么选？FPGA_小田老师5 天前
xilinx原语：ISERDESE2原语详解（串并转换器）tiantianuser5 天前
RDMA设计50: 如何验证网络嗅探功能？Lzy金壳bing5 天前
基于Vivado平台对Xilinx-7K325t FPGA芯片进行程序在线更新升级unicrom_深圳市由你创科技5 天前
医疗设备专用图像处理板卡定制tiantianuser5 天前
RDMA设计52:构建RoCE v2 高速数据传输系统板级测试平台luoganttcc5 天前
Taalas 将人工智能模型蚀刻到晶体管上，以提升推理能力