第23篇：使能异步复位D触发器

**Q：**在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。

**A：**只要复位信号为高电平（RST=1)且CLK为时钟上升沿， 如果使能信号也为高电平（EN=1），输入数据才会被存储。

带使能功能的异步复位D触发器Verilog代码：

使用DE2-115开发板的SW[0]作为数据输入D，KEY[0]作为时钟输入CLK，KEY[1]作为异步复位信号，SW[1]作为使能信号，LEDR0显示触发器的输出值Q。ModelSim仿真结果：