**Q：**在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。
**A：**只要复位信号为高电平（RST=1)且CLK为时钟上升沿， 如果使能信号也为高电平（EN=1），输入数据才会被存储。
带使能功能的异步复位D触发器Verilog代码：
使用DE2-115开发板的SW[0]作为数据输入D，KEY[0]作为时钟输入CLK，KEY[1]作为异步复位信号，SW[1]作为使能信号，LEDR0显示触发器的输出值Q。ModelSim仿真结果：
相关推荐
上理考研周导师8 小时前
第二章 虚拟仪器及其构成原理FPGA技术实战10 小时前
《探索Zynq MPSoC》学习笔记（二）bigbig猩猩20 小时前
FPGA（现场可编程门阵列）的时序分析Terasic友晶科技1 天前
第2篇 使用Intel FPGA Monitor Program创建基于ARM处理器的汇编或C语言工程＜二＞码农阿豪1 天前
基于Zynq FPGA对雷龙SD NAND的测试江山如画，佳人北望1 天前
EDA技术简介淘晶驰AK1 天前
电子设计竞赛准备经历分享最好有梦想～1 天前
FPGA时序分析和约束学习笔记（4、IO传输模型）檀越剑指大厂1 天前
【基于Zynq FPGA对雷龙SD NAND的测试】