**Q：**在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。
**A：**只要复位信号为高电平（RST=1)且CLK为时钟上升沿， 如果使能信号也为高电平（EN=1），输入数据才会被存储。
带使能功能的异步复位D触发器Verilog代码：
使用DE2-115开发板的SW[0]作为数据输入D，KEY[0]作为时钟输入CLK，KEY[1]作为异步复位信号，SW[1]作为使能信号，LEDR0显示触发器的输出值Q。ModelSim仿真结果：
相关推荐
最好有梦想～17 小时前
分享一个FPGA寄存器接口自动化工具hahaha601617 小时前
FPGA(或者数字电路)中组合逻辑和时序逻辑是怎么划分的FPGA小迷弟1 天前
京微齐力系列FPGA---- Debugware IP核使用教程！！！乌恩大侠2 天前
USRP X440 和USRP X410 直接RF采样架构的优势嵌入式-老费2 天前
再谈fpga开发（怎么写verilog）数字芯片实验室2 天前
继FPGA之后，英特尔拆了又拆Runner.DUT3 天前
基于FPGA和DDS原理的任意波形发生器（含仿真）雾削木3 天前
TI 2025全国电赛猜题范纹杉想快点毕业3 天前
Zynq SOC FPGA嵌入式裸机设计和开发教程自学笔记：硬件编程原理、基于SDK库函数编程、软件固化爱看科技3 天前
量子计算新势力，微美全息FPGA方案解锁大幅优化与性能提升密码