**Q：**在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。
**A：**只要复位信号为高电平（RST=1)且CLK为时钟上升沿， 如果使能信号也为高电平（EN=1），输入数据才会被存储。
带使能功能的异步复位D触发器Verilog代码：
使用DE2-115开发板的SW[0]作为数据输入D，KEY[0]作为时钟输入CLK，KEY[1]作为异步复位信号，SW[1]作为使能信号，LEDR0显示触发器的输出值Q。ModelSim仿真结果：
相关推荐
不可思议迷宫7 小时前
Verilog编程实现一个分秒计数器Terasic友晶科技11 小时前
第3篇：Linux程序访问控制FPGA端LEDR＜一＞双料毒狼_s11 小时前
【FPGA】状态机思想回顾流水灯双料毒狼_s19 小时前
【FPGA实战】基于DE2-115实现数字秒表Cynthia的梦1 天前
FPGA学习-基于 DE2-115 板的 Verilog 分秒计数器设计与按键功能实现9527华安1 天前
Xilinx系列FPGA实现HDMI2.1视频收发，支持8K@60Hz分辨率，提供2套工程源码和技术支持大熊Superman1 天前
FPGA实现LED流水灯泪水打湿三角裤2 天前
fpga：分秒计时器奋斗的牛马2 天前
FPGA_AXI仿真回环(一)LeeConstantine2 天前
FPGA FLASH烧写遇到的问题