**Q：**在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。
**A：**只要复位信号为高电平（RST=1)且CLK为时钟上升沿， 如果使能信号也为高电平（EN=1），输入数据才会被存储。
带使能功能的异步复位D触发器Verilog代码：
使用DE2-115开发板的SW0作为数据输入D，KEY0作为时钟输入CLK，KEY1作为异步复位信号，SW1作为使能信号，LEDR0显示触发器的输出值Q。ModelSim仿真结果：
相关推荐
YYRAN_ZZU13 小时前
Lattice 自定义IP业务逻辑核FPGA小徐16 小时前
FPGA FIFO一篇完整解释I＇m a winner1 天前
【IP核】 Xilinx FPGA LVDS 高速接口，含验证工程与板级测试用例I＇m a winner1 天前
基于Xilinx FPGA的LVDS高速串行通信系统 - 完整源码解决方案(一）（文末附源码）国科安芯1 天前
航天器多路并联大功率电源系统设计与ASP4644均流特性分析techdashen2 天前
从网络栈继续往下：micro:bit、2.4GHz、调制方式，以及一个不太靠谱但很有趣的想法FPGA小徐2 天前
FIR 数字滤波器 --verilog设计实现zlinear数据采集卡2 天前
从协议解析到波形实时显示：硬核拆解ZLinear采集卡上位机软件的开发架构pcjiushizhu2 天前
ModelSim 仿真时 Simulate 无反应或只显示 Loading 的解决方法：网卡问题排查FPGA小迷弟3 天前
vivado中的AXI Interconnect到底应该怎么用，他的底层原理是什么，一篇文档全部理清楚！！！