**Q：**在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。
**A：**只要复位信号为高电平（RST=1)且CLK为时钟上升沿， 如果使能信号也为高电平（EN=1），输入数据才会被存储。
带使能功能的异步复位D触发器Verilog代码：
使用DE2-115开发板的SW0作为数据输入D，KEY0作为时钟输入CLK，KEY1作为异步复位信号，SW1作为使能信号，LEDR0显示触发器的输出值Q。ModelSim仿真结果：
相关推荐
Kong_19941 天前
芯片开发学习笔记·二十九——大模型基础知识与 KV Cache 详解m0_46644103詹湛1 天前
FPGA 定点数、小数与负数的加减乘除原理zlinear数据采集卡1 天前
D223上位机C#开发实战：从帧解析到波形显示的完整实现zlinear数据采集卡2 天前
D223 ADC数据处理流水线：从原始采样值到工程单位的完整转换链FPGA小迷弟2 天前
Vivado中高速收发器GTX/GTH的配置与调试实战minglie12 天前
简易寄存器接口SMMR---iic控制器FPGA小迷弟2 天前
Vivado ILA与VIO调试工具实战指南：从入门到精通FPGA小迷弟2 天前
FPGA状态机设计详解：从Moore到Mealy的完整指南zlinear数据采集卡2 天前
D223的PWM电机控制：6路独立脉冲+加减速算法深度解析zlinear数据采集卡3 天前
ZLinear产品线全景对比：D223 vs DABL7606 vs DABL-G511选型指南