**Q：**在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。
**A：**只要复位信号为高电平（RST=1)且CLK为时钟上升沿， 如果使能信号也为高电平（EN=1），输入数据才会被存储。
带使能功能的异步复位D触发器Verilog代码：
使用DE2-115开发板的SW[0]作为数据输入D，KEY[0]作为时钟输入CLK，KEY[1]作为异步复位信号，SW[1]作为使能信号，LEDR0显示触发器的输出值Q。ModelSim仿真结果：
相关推荐
bnsarocket4 小时前
Verilog和FPGA的自学笔记3——仿真文件Testbench的编写Eloudy18 小时前
Verilog可综合电路设计：重要语法细节指南ARM+FPGA+AI工业主板定制专家18 小时前
基于ZYNQ FPGA+AI+ARM 的卷积神经网络加速器设计szxinmai主板定制专家21 小时前
基于 ZYNQ ARM+FPGA+AI YOLOV4 的电网悬垂绝缘子缺陷检测系统的研究ooo-p1 天前
FPGA学习篇——Verilog学习之计数器的实现bnsarocket2 天前
Verilog和FPGA的自学笔记1——FPGA最遥远的瞬间2 天前
一、通用的FPGA开发流程介绍weixin_450907282 天前
第八章 FPGA 片内 FIFO 读写测试实验cycf2 天前
以太网接口（一）nnerddboy3 天前
FPGA自学笔记(正点原子ZYNQ7020)：1.Vivado软件安装与点灯