FPGA笔试面试题目记录

1 logic utilization

  • 题目 :Rank the following operations from lowest utilization to highest. Assume that all variables are 32-bit integers,that the operations are implemented using LUTs ony and that the synthesiser will produce an optimal digital circuit.
    1.X = Y * 3
    2.X = Y * 8
    3.X = Y + 2
    4.X = Y + 32
  • 解析
    1.X = Y * 3

2.X = Y * 8

综合后的电路通过在低位补3个0来实现乘8。

3.X = Y + 2

4.X = Y + 32


对比3、4,他们的不同在于加数。当x与2相加时,2的二进制形式为:2'b10,x的最低位可保持不变,其余位参与运算。当x与32相加时,32的二进制形式为:2'b10_0000,x的低5位可保持不变,其余位参与运算。

  • 答案:2431
相关推荐
GateWorld6 小时前
《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- CSI-2 协议详细解析LLP (二)
fpga开发·mipi csi2
hahaha601617 小时前
Xilinx 325T FPGA 中的 GT(GTP 或 GTX)收发器和普通 LVDS 接口的差模和共模电压
fpga开发
hahaha60161 天前
FPGA没有使用的IO悬空对漏电流有没有影响
fpga开发
贝塔实验室1 天前
FPGA 动态重构配置流程
驱动开发·fpga开发·硬件架构·硬件工程·射频工程·fpga·基带工程
GateWorld1 天前
《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- CSI-2 协议详细解析 (一)
fpga开发·mipi csi2
思尔芯S2C2 天前
思尔芯携手Andes晶心科技,加速先进RISC-V 芯片开发
人工智能·科技·fpga开发·risc-v·debugging·prototyping·soc validation
tiantianuser2 天前
RDMA简介5之RoCE v2队列
fpga开发·verilog·fpga·rdma·高速传输·rocev2
碎碎思2 天前
打破延迟极限的 FPGA 机械键盘
fpga开发·计算机外设
hahaha60163 天前
Flash烧录速度和加载配置速度(纯FPGA & ZYNQ)
fpga开发
hahaha60163 天前
ARINC818编解码设计FPGA实现
fpga开发