FPGA笔试面试题目记录

1 logic utilization

  • 题目 :Rank the following operations from lowest utilization to highest. Assume that all variables are 32-bit integers,that the operations are implemented using LUTs ony and that the synthesiser will produce an optimal digital circuit.
    1.X = Y * 3
    2.X = Y * 8
    3.X = Y + 2
    4.X = Y + 32
  • 解析
    1.X = Y * 3

2.X = Y * 8

综合后的电路通过在低位补3个0来实现乘8。

3.X = Y + 2

4.X = Y + 32


对比3、4,他们的不同在于加数。当x与2相加时,2的二进制形式为:2'b10,x的最低位可保持不变,其余位参与运算。当x与32相加时,32的二进制形式为:2'b10_0000,x的低5位可保持不变,其余位参与运算。

  • 答案:2431
相关推荐
FPGA小c鸡16 小时前
FPGA卷积层流水线加速:从入门到精通(附完整SystemVerilog实现)
fpga开发
数字芯片实验室16 小时前
仿真器出bug了?分频时钟竞争的诡异仿真现象
fpga开发·bug
从此不归路17 小时前
FPGA 结构与 CAD 设计(第4章)下
fpga开发
Terasic友晶科技18 小时前
7-DE10-Nano的HDMI方块移动案例的整体实现(含Quartus完整工程免费下载)
fpga开发·i2c·pll·de10-nano·hdmi传输·方块移动案例·quartus prime
碎碎思18 小时前
使用 Arm Cortex-M1 实现低成本图像处理系统 的 FPGA 方案详解
arm开发·图像处理·人工智能·fpga开发
minglie119 小时前
PetaLinux工程目录设备树文件结构与作用
fpga开发
最遥远的瞬间19 小时前
二、FPGA程序固化
fpga开发
Ghost Face...19 小时前
内存调试:2T/3T模式配置实战指南
fpga开发
海涛高软19 小时前
Verlog实现串口的收发功能
fpga开发
从此不归路20 小时前
FPGA 结构与 CAD 设计(第4章)上
ide·fpga开发