从头开发一个RISC-V的操作系统(一)计算机系统漫游

文章目录

目标:通过这一个系列课程的学习,开发出一个简易的在RISC-V指令集架构上运行的操作系统。

前提

这个系列的大部分文章和知识来自于:完结 循序渐进,学习开发一个RISC-V上的操作系统 - 汪辰 - 2021春,以及相关的github地址。

在这个过程中,这个系列相当于是我的学习笔记,做个记录。

计算机的硬件组成

计算机通过总线连接不同的设备,CPU(Central Processing Unit) 和 内存(Memory)之间通过IO桥进行连接。程序保存在硬盘(Disk)中。一个简易的CPU主要有算数逻辑单元(Arithmetic Logical Unit)、控制单元(Control Unit)、寄存器(Register)三部分,其中ALU用来做计算,CU用来取指令、译码等,寄存器用来存储数据。

计算机有两种架构:冯诺依曼架构和哈佛架构,它们之间的区别是:冯诺依曼架构会将指令和数据存储在一个memory里,而哈佛架构会将指令和数据分别存储在两个memory里。

程序的存储与执行

当我们有一个.c程序,通过编译器进行编译链接后就会输出一个可执行文件(也就是二进制文件,包括了指令和数据),当我们运行这个可执行文件时,首先它会被加载到内存中,然后CU会在内存读取这些指令(取指),然后对每一条指令进行解析(译码),最终执行每一条指令。CU里有一个指令寄存器和一个程序计数器,它们的作用分别是对指令进行译码和记录指令在内存中的地址(我们知道,指令是保存在内存中的,所以我们必须知道某一条指令在内存中的地址,才可以获取它)。

操作系统

CPU根据不同的指令集架构(ISA)进行设计,应用程序在计算机中是最顶层的,硬件是最底层,它们的中间是操作系统。应用程序和操作系统之间有一个接口,称为系统调用。操作系统和底层硬件之间也有一个接口,称为指令集架构。

相关推荐
RISCV_Explorer5 天前
RISC-V内存属性配置深度专题——Svpbmt页表位、PMA优先级与设备访问策略
risc-v
RISCV_Explorer6 天前
RISC-V处理器性能优化:从指令集到微架构的协同设计
后端·risc-v
RISCV_Explorer8 天前
RISC-V启动与运行时规范机制解析——BRS约定、HSM多核启动与设备树要求
后端·risc-v
@嵌入式扫地僧14 天前
国产 RISC-V 机器人关节 MCU 量产落地解析:硬件 EtherCAT 支持与进口替代完整指南
机器人·risc-v·ethercat·国产化替代·机器人关节mcu
论迹复利16 天前
设计 RISC-V PLIC 中断嵌套:threshold 一个寄存器当“优先级闸门“
risc-v·freertos 移植
右耳朵猫AI18 天前
Python周刊2026W36 | Python 3.15候选版、RISC-V获CPython支持、PEP 843、asyncio修复
python·sqlite·risc-v
hongmai66688822 天前
ESP32-WROVER-IE-N4R8:外接天线+8MB内存,专治信号焦虑
笔记·单片机·嵌入式硬件·microsoft·risc-v
花 满 楼23 天前
RISC-V APLIC 中断模块总结——第二篇
单片机·嵌入式硬件·mcu·risc-v
论迹复利23 天前
FreeRTOS 在 RISC-V 上是如何“点火“的 —— 从 main() 到第一个任务的完整链路
java·开发语言·risc-v
花 满 楼24 天前
RISC-V APLIC 中断模块总结——第一篇
mcu·risc-v·中断·aplic