从头开发一个RISC-V的操作系统(一)计算机系统漫游

文章目录

目标:通过这一个系列课程的学习,开发出一个简易的在RISC-V指令集架构上运行的操作系统。

前提

这个系列的大部分文章和知识来自于:完结 循序渐进,学习开发一个RISC-V上的操作系统 - 汪辰 - 2021春,以及相关的github地址。

在这个过程中,这个系列相当于是我的学习笔记,做个记录。

计算机的硬件组成

计算机通过总线连接不同的设备,CPU(Central Processing Unit) 和 内存(Memory)之间通过IO桥进行连接。程序保存在硬盘(Disk)中。一个简易的CPU主要有算数逻辑单元(Arithmetic Logical Unit)、控制单元(Control Unit)、寄存器(Register)三部分,其中ALU用来做计算,CU用来取指令、译码等,寄存器用来存储数据。

计算机有两种架构:冯诺依曼架构和哈佛架构,它们之间的区别是:冯诺依曼架构会将指令和数据存储在一个memory里,而哈佛架构会将指令和数据分别存储在两个memory里。

程序的存储与执行

当我们有一个.c程序,通过编译器进行编译链接后就会输出一个可执行文件(也就是二进制文件,包括了指令和数据),当我们运行这个可执行文件时,首先它会被加载到内存中,然后CU会在内存读取这些指令(取指),然后对每一条指令进行解析(译码),最终执行每一条指令。CU里有一个指令寄存器和一个程序计数器,它们的作用分别是对指令进行译码和记录指令在内存中的地址(我们知道,指令是保存在内存中的,所以我们必须知道某一条指令在内存中的地址,才可以获取它)。

操作系统

CPU根据不同的指令集架构(ISA)进行设计,应用程序在计算机中是最顶层的,硬件是最底层,它们的中间是操作系统。应用程序和操作系统之间有一个接口,称为系统调用。操作系统和底层硬件之间也有一个接口,称为指令集架构。

相关推荐
ChipCamp2 天前
零门槛上手的RISC-V项目:nerv(附Verilog-vs-SysVerilog)
risc-v·systemverilog·interface·nerv·modport
ChipCamp3 天前
零门槛上手的RISC-V项目:蜂鸟e203(附RTL-Hierarchy欣赏小技巧)
risc-v·verilator·iverilog·蜂鸟e203·rtl-hierarchy
国科安芯5 天前
商业立方星平台中高集成度抗辐射MCU的功耗优化与批量化应用可行性探讨
单片机·嵌入式硬件·架构·risc-v·抗辐射·as32x601
RISCV_Explorer6 天前
RISC-V RVV向量性能调优实战——LMUL与SEW参数选型、访存瓶颈判断与微基准方法
risc-v
国科安芯9 天前
星载通信载荷信号处理中抗辐射微控制器的选型与适应性分析
人工智能·嵌入式硬件·mcu·信号处理·risc-v·抗辐射·空间信息
RISCV_Explorer9 天前
RISC-V RVV向量编程模型机制解析——vsetvl配置、掩码与尾元素策略及长度无关编程
后端·risc-v
RISCV_Explorer10 天前
RISC-V电源管理与低功耗实战——WFI指令、电源域划分与唤醒路径设计
单片机·嵌入式硬件·risc-v
ChipCamp10 天前
Spike-pk在RISC-V RTL开发验证中的应用:黄金参考基准
risc-v·spike·difftest·co-simulation·spike-pk·riscv-pk
Hi2024021710 天前
Vortex CUDA 生态适配:让 CUDA C、CUTLASS 与 Triton 在 RISC-V GPGPU 上运行
人工智能·risc-v·gpgpu
国科安芯10 天前
用 AS32X601 做一块关节电机驱动板:三相桥、电流采样、封波保护、FOC 代码一次讲透
risc-v·foc·bldc·关节电机·机器人关节·as32x601·三相逆变桥