DDR3的使用(非AXI4总线)

参考小梅哥视频:https://www.bilibili.com/video/BV1va411c7Dz/?p=48\&spm_id_from=pageDriver\&vd_source=aedd69dc9740e91cdd85c0dfaf25304b

一、DDR3的MIG配置

找到MIG的IP核

AXI4 interface不用勾选

不需要兼容以下的FPGA就不用勾选

选择DDR3

1.1 三种频率:

接口时钟频率------在DDR3的接口部分,例如 400MHZ 双沿传输

等效时钟频率------换算成单沿,即800MHZ

芯片内核工作时钟------内存芯片的内部工作时钟

1.2 PHY to Controller Clock Ratio(4:1)

接口时钟频率为 400MHz,那么读写的数据到用户逻辑侧或者DDR芯片内部,工作时钟就是 100MHz

1.3 Memory Type

片上内存颗粒,不是内存条,就选component。

相关推荐
一条九漏鱼9 小时前
Verilog Test Fixture 时钟激励
fpga开发
ThreeYear_s13 小时前
基于FPGA婴儿安全监护系统(蓝牙小程序监测)
fpga开发·小程序
吸纹鸽13 小时前
蓝桥杯FPGA赛道第二次模拟题代码
fpga开发·蓝桥杯
9527华安15 小时前
Altera系列FPGA实现图像视频采集转HDMI/LCD输出,提供4套Quartus工程源码和技术支持
fpga开发·ov5640·quartus·altera
1560820721917 小时前
FPGA_Verilog实现QSPI驱动,完成FLASH程序固化
fpga开发
MVP-curry-萌神20 小时前
FPGA图像处理(四)------ 图像裁剪
图像处理·fpga开发
平凡灵感码头21 小时前
基于智能家居项目 RGB彩灯(P9813)
单片机·fpga开发·智能家居
szxinmai主板定制专家2 天前
基于RK3568多功能车载定位导航智能信息终端
大数据·arm开发·人工智能·计算机视觉·fpga开发
9527华安2 天前
紫光同创FPGA实现HSSTHP光口视频传输+图像缩放,基于Aurora 8b/10b编解码架构,提供3套PDS工程源码和技术支持
fpga开发·aurora·8b/10b·图像缩放·紫光同创·hssthp
每月一号准时摆烂2 天前
数字电子技术基础(五十五)——D触发器
嵌入式硬件·fpga开发