DDR3的使用(非AXI4总线)

参考小梅哥视频:https://www.bilibili.com/video/BV1va411c7Dz/?p=48\&spm_id_from=pageDriver\&vd_source=aedd69dc9740e91cdd85c0dfaf25304b

一、DDR3的MIG配置

找到MIG的IP核

AXI4 interface不用勾选

不需要兼容以下的FPGA就不用勾选

选择DDR3

1.1 三种频率:

接口时钟频率------在DDR3的接口部分,例如 400MHZ 双沿传输

等效时钟频率------换算成单沿,即800MHZ

芯片内核工作时钟------内存芯片的内部工作时钟

1.2 PHY to Controller Clock Ratio(4:1)

接口时钟频率为 400MHz,那么读写的数据到用户逻辑侧或者DDR芯片内部,工作时钟就是 100MHz

1.3 Memory Type

片上内存颗粒,不是内存条,就选component。

相关推荐
起床学FPGA2 小时前
IBUF和BUFG
fpga开发
_Hello_Panda_7 小时前
基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案分享
fpga开发
数字芯片实验室8 小时前
3-2 深入解析数字电路设计中的竞争条件及解决策略
fpga开发
c-u-r-ry3021 小时前
009---基于Verilog HDL的单比特信号边沿检测
嵌入式硬件·fpga开发
数字芯片实验室21 小时前
【AI速读】突破形式验证的极限:数据包协议验证实战指南
fpga开发
博览鸿蒙1 天前
Verilog学习方法—基础入门篇(二)
fpga开发
博览鸿蒙1 天前
Verilog学习方法—基础入门篇(一)
fpga开发
qq_416560201 天前
fmql之Linux WDT
linux·fpga开发
hexiaoyan8271 天前
国产化板卡设计原理图:2330-基于FMC接口的JFM7K325T PCIeX4 3U PXIe接口卡
fpga开发·3u pxie·jfm7k325t板卡·k7图形图像硬件加速器·fmql45t900i
CWNULT2 天前
AMD(xilinx) FPGA书籍推荐
fpga开发