DDR3的使用(非AXI4总线)

参考小梅哥视频:https://www.bilibili.com/video/BV1va411c7Dz/?p=48\&spm_id_from=pageDriver\&vd_source=aedd69dc9740e91cdd85c0dfaf25304b

一、DDR3的MIG配置

找到MIG的IP核

AXI4 interface不用勾选

不需要兼容以下的FPGA就不用勾选

选择DDR3

1.1 三种频率:

接口时钟频率------在DDR3的接口部分,例如 400MHZ 双沿传输

等效时钟频率------换算成单沿,即800MHZ

芯片内核工作时钟------内存芯片的内部工作时钟

1.2 PHY to Controller Clock Ratio(4:1)

接口时钟频率为 400MHz,那么读写的数据到用户逻辑侧或者DDR芯片内部,工作时钟就是 100MHz

1.3 Memory Type

片上内存颗粒,不是内存条,就选component。

相关推荐
ALINX技术博客4 小时前
8 通道同步采样 ADC!AN706 波形显示实验 【FPGA黑金云课堂】
fpga开发
szxinmai主板定制专家11 小时前
RK3568+FPGA+CODESYS异构控制方案:赋能半导体设备与工业自动化升级
人工智能·fpga开发·自动化·rk3576·半导体设备
辰丁电子13 小时前
allegro入门教程-菜单栏Logic
fpga开发·pcb设计·pcb工艺·layout·pcb layout
FPGA小徐1 天前
数字IC/FPGA设计基础_ILA原理与使用
fpga开发
FPGA小徐1 天前
FPGA 部署 YOLO 完整指南:从模型量化到 Zynq PS+PL 硬件加速
yolo·fpga开发
dadaobusi2 天前
学习:chiesel,scala
学习·fpga开发·scala
爱吃汽的小橘2 天前
异步FIFO核心揭秘:格雷码与指针同步
fpga开发
璞致电子2 天前
基于 P201Pro | 接收端基础知识——Costas环锁定后为何仍会错?DQPSK与前导码相位校正(6)
经验分享·fpga开发·ad9361·软件无线电·sdr·qpsk·pzsdr
璞致电子2 天前
基于 AD9361 (PZSDR‑P201Pro) 软件无线电实战综述:从板卡选型、硬件平台升级到 GNU Radio QPSK 完整收发链路
经验分享·嵌入式硬件·fpga开发·软件无线电·sdr·璞致电子
炎龙铠甲会合体2 天前
从 SPEC 到上板:在 Zynq-7020 上用 RTL 手写一个 YOLO 卷积加速器(完整教程)
yolo·fpga开发·axi·芯片验证