DDR3的使用(非AXI4总线)

参考小梅哥视频:https://www.bilibili.com/video/BV1va411c7Dz/?p=48\&spm_id_from=pageDriver\&vd_source=aedd69dc9740e91cdd85c0dfaf25304b

一、DDR3的MIG配置

找到MIG的IP核

AXI4 interface不用勾选

不需要兼容以下的FPGA就不用勾选

选择DDR3

1.1 三种频率:

接口时钟频率------在DDR3的接口部分,例如 400MHZ 双沿传输

等效时钟频率------换算成单沿,即800MHZ

芯片内核工作时钟------内存芯片的内部工作时钟

1.2 PHY to Controller Clock Ratio(4:1)

接口时钟频率为 400MHz,那么读写的数据到用户逻辑侧或者DDR芯片内部,工作时钟就是 100MHz

1.3 Memory Type

片上内存颗粒,不是内存条,就选component。

相关推荐
szxinmai主板定制专家10 分钟前
ARM 还是 x86?CODESYS 数控机床控制器选型、FPGA 取舍与实时性真相
arm开发·人工智能·fpga开发·zynq·1024程序员节·codesys
星夜离尘5614 小时前
FPGA 小数据字如何纠错:完整实现并验证扩展 Hamming (13,8) SECDED
fpga开发
通信王6620 小时前
ZYNQ架构下的AXI_Lite 总线详解(1)
fpga开发
星夜离尘5621 小时前
FPGA 不用浮点开平方:逐位恢复整数平方根、余数与完整握手验证
fpga开发
Enclustra_China21 小时前
FPGA设计的隐藏难题:算力、功耗与散热如何平衡?
fpga开发·fpga·fpga解决方案
好焊孙辉21 小时前
从六代螺柱焊机到AI质检:鸿栢科技的螺柱焊国产化路径
人工智能·python·科技·fpga开发
unicrom_深圳市由你创科技1 天前
高帧率机器视觉 FPGA 图像板卡及传输开发定制解决方案
fpga开发
幻智星科技2 天前
纯FPGA网络通信实现微秒级确定性延迟
网络协议·fpga开发·硬件架构
泡泡糖的中文规格书2 天前
HDLbits 1.5 学习笔记
fpga开发
幻智星科技2 天前
FPGA不同品牌开发平台约束文件迁移难题解析
fpga开发·架构·硬件架构