DDR3的使用(非AXI4总线)

参考小梅哥视频:https://www.bilibili.com/video/BV1va411c7Dz/?p=48\&spm_id_from=pageDriver\&vd_source=aedd69dc9740e91cdd85c0dfaf25304b

一、DDR3的MIG配置

找到MIG的IP核

AXI4 interface不用勾选

不需要兼容以下的FPGA就不用勾选

选择DDR3

1.1 三种频率:

接口时钟频率------在DDR3的接口部分,例如 400MHZ 双沿传输

等效时钟频率------换算成单沿,即800MHZ

芯片内核工作时钟------内存芯片的内部工作时钟

1.2 PHY to Controller Clock Ratio(4:1)

接口时钟频率为 400MHz,那么读写的数据到用户逻辑侧或者DDR芯片内部,工作时钟就是 100MHz

1.3 Memory Type

片上内存颗粒,不是内存条,就选component。

相关推荐
2601_961845421 天前
2027考研数学大纲|数一数二数三
考研·fpga开发·ar·vr·mr·oneflow
X_xcccc1 天前
2026年嵌入式智能核心,从异构计算到敏捷开发的硬核指南
fpga开发·敏捷流程·zynq-7000·fpga板卡定制
9527华安1 天前
FPGA实现GTX Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·aurora·gtx·高速接口·高速收发器·transceivers
ALINX技术博客1 天前
【黑金云课堂】FPGA技术教程Linux开发:摄像头GPU渲染显示/Qt OpenGLES使用
linux·qt·fpga开发·gpu
S&Z34631 天前
SZ901下载器烧写国产Flash指南
fpga开发
liuluyang5301 天前
Verilog-1995风格,reg变量声明两次
fpga开发
cjie2211 天前
安路好用的调试工具VPI
fpga开发
chenlance2 天前
基于FPGA的激光器多通道数据采集与波形控制系统设计
fpga开发
9527华安2 天前
FPGA实现GTP高速收发器2路视频传输,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
图像处理·fpga开发·aurora·高速收发器·8b10b·derdes
cjie2212 天前
lanczos插值引起的振铃现象
计算机视觉·fpga开发