【Lattice FPGA 开发】Diamond的使用

文章目录

Diamond的使用教程

【Lattice FPGA 开发】Diamond的工程建立、文件输入、ip核配置、管脚配置、综合及布线以及下载程序
【Lattice FPGA 开发】Modelsim与Diamond联合仿真
【Lattice FPGA 开发】IP核的调用
【Lattice FPGA 开发】在线调试助手Reveal使用

界面

器件查看与更改

器件处双击或右键编辑进行器件选择。

管脚分配

Spreadsheet View中的Port Assignments。

RTL分析图查看

点击Netlist Analyzer图标(1)后得到RTL分析电路图(2),在电路图中双击模块可以跳转到TOP模块的对应例化模块(3)。

在RTL分析电路图中左键点击模块后右键会出现一系列选项,可以有助于我们更好的观察模块结构和数据流向。如选择Dissolve Instances可以打开看到该模块中例化的子模块。

第三方工具

关联Notepad++

点击Tools->Options->File Associations->v文件设置<Add Program...>,填写Notepad++的地址。

问题与解决

管脚被分类到unconnected,导致无法分配管脚

在 Diamond 软件中经过综合后在Spreadsheet View中进行管脚分配时定义的引脚被分配到unconnected,导致无法配置管脚。其原因在于在代码中该信号未使用导致被仿真综合优化。如下图效果:

解决办法:在端口定义后加上以下代码防止被优化。

verilog 复制代码
/* synthesis syn_force_pads = 1 */

例如加上后代码为:

verilog 复制代码
input  	spi_flash_miso		/* synthesis syn_force_pads = 1 */,

重新综合后可以看到信号被分类到input中,此时便可以正常进行管脚分配:

相关推荐
北城笑笑4 小时前
FPGA 14 ,硬件开发板分类详解,FPGA开发板与普通开发板烧录的区别
fpga开发·fpga
2202_754421544 小时前
一个计算频率的模块
驱动开发·fpga开发
小灰灰的FPGA5 小时前
低速接口项目之串口Uart开发(七)——如何在FPGA项目中实现自适应波特率串口功能
fpga开发
fei_sun1 天前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto1 天前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安1 天前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈1 天前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun1 天前
【Verilog】第二章作业
fpga开发·verilog
碎碎思1 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望1 天前
fpga-状态机的设计及应用
fpga开发