【Lattice FPGA 开发】Diamond的使用

文章目录

Diamond的使用教程

【Lattice FPGA 开发】Diamond的工程建立、文件输入、ip核配置、管脚配置、综合及布线以及下载程序
【Lattice FPGA 开发】Modelsim与Diamond联合仿真
【Lattice FPGA 开发】IP核的调用
【Lattice FPGA 开发】在线调试助手Reveal使用

界面

器件查看与更改

器件处双击或右键编辑进行器件选择。

管脚分配

Spreadsheet View中的Port Assignments。

RTL分析图查看

点击Netlist Analyzer图标(1)后得到RTL分析电路图(2),在电路图中双击模块可以跳转到TOP模块的对应例化模块(3)。

在RTL分析电路图中左键点击模块后右键会出现一系列选项,可以有助于我们更好的观察模块结构和数据流向。如选择Dissolve Instances可以打开看到该模块中例化的子模块。

第三方工具

关联Notepad++

点击Tools->Options->File Associations->v文件设置<Add Program...>,填写Notepad++的地址。

问题与解决

管脚被分类到unconnected,导致无法分配管脚

在 Diamond 软件中经过综合后在Spreadsheet View中进行管脚分配时定义的引脚被分配到unconnected,导致无法配置管脚。其原因在于在代码中该信号未使用导致被仿真综合优化。如下图效果:

解决办法:在端口定义后加上以下代码防止被优化。

verilog 复制代码
/* synthesis syn_force_pads = 1 */

例如加上后代码为:

verilog 复制代码
input  	spi_flash_miso		/* synthesis syn_force_pads = 1 */,

重新综合后可以看到信号被分类到input中,此时便可以正常进行管脚分配:

相关推荐
热爱学习地派大星4 小时前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
搬砖的小码农_Sky8 小时前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
XvnNing9 小时前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
千宇宙航10 小时前
闲庭信步使用SV搭建图像测试平台:第二十七课——图像的腐蚀
图像处理·计算机视觉·fpga开发
尤老师FPGA10 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4
HX科技10 天前
STM32给FPGA的外挂FLASH进行升级
stm32·嵌入式硬件·fpga开发·flash·fpga升级
sz66cm11 天前
FPGA基础 -- Verilog 驱动强度(drive strength)与电荷强度(charge strength)
fpga开发
海涛高软11 天前
FPGA深度和突发长度计算
fpga开发
hahaha601611 天前
vivado使用非自带的第三方编辑器
fpga开发
芝士不会写代码11 天前
【FPGA学习】DDS信号发生器设计
学习·fpga开发