FPGA verilog 模板设计示例(持续更新)

复制代码
重温一下大道至简的至简设计法,正式开发两年多回顾当时的设计方法,又有了更多的体会和感触,希望将模块化运用起来会更有条例。

1 FPGA设计代码模板

c 复制代码
信号命名规范:
1 clk 表示时钟信号小写
2 rstn 表示高电平复位信号 小写
3 rst_n 表示低电平复位信号 小写
4 模块的命名:将模块英文名称的各个单词首字母组合起来,形成3到5个单词,首字母大写
5 参数、宏定义,必须大写

1.1 计数器模板

cpp 复制代码
always@(posedge clk or negedge rst_n) begin
	if(rst_n == 1'b0) 	cnt <= 'd0;
	else if(add_cnt) begin
		if(end_cnt)		cnt <= 'd0;
		else 			cnt <= cnt + 1'b1;
	end
end

这一段计数器模板可以完全套用,需要改变的是add_cnt 和 end_cnt 的值

c 复制代码
assign add_cnt = a == 2;
assign end_cnt = add_cnt && cnt == 10-1;

1.2 状态机模板

我们采用四段式状态机

第一段:同步时序的always模块,格式化描述次状态迁移到现状态寄存器

c 复制代码
always@(posedge clk or negedge rst_n) begin
	if(!rst_n) 				state_c <= IDLE;
	else 					state_c <= state_n;
end

第二段,组合逻辑always块,描述状态转移条件判断

c 复制代码
always@(*) begin
	case(state_c)
		IDLE:begin
			if(idle2s1_start) 		state_n = S1;
			else					state_n = state_c;
		end
		S1: begin
			if(s12s2_start)			state_n = S2;
			else 					state_n = state_c;
		end	
		S2: begin
			if(s22idle_start)		state_n = IDLE;
			else 					state_n = state_c;
		end
		default:					state_n = IDLE;

	end case;	
end

第三段:前两段可以模板拿来即用,这一段需要自己根据项目需要来设定;

c 复制代码
assign idle2s1_start = (state_c == IDLE) && (XX);
assign s12s2_start   = (state_c == S1) && (XX);
assign s22idle_start = (state_c == S2) && (XX);

第四段:也是根据实际项目需要来设定

c 复制代码
always@(posedge clk or negedge rst_n) begin
	if(!rst_n) 				out1 <= 1'b0;
	else if(state_c == S1)  out1 <= 1'b1;
	else 					out1 <= 1'b0;
end
相关推荐
小眼睛FPGA2 小时前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda7 小时前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安18 小时前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search720 小时前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发
search71 天前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA1 天前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者1 天前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky1 天前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星2 天前
FPGA矩阵算法实现
fpga开发
热爱学习地派大星2 天前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe