【FPGA】使用移位实现LED流水灯

一、原理

  • 时钟信号
  • 复位信号
  • 输出管脚,位宽为8,因为要点亮8个灯

二、注意

1.

2.

将光标拖到红线处可以提示报错信息

3.

这个25000000-1值影响仿真速度,在仿真时少些时间,将500ms变成了5000us

三、源文件

verilog

`timescale 1ns / 1ps

//////////////////////////////////////////////////////////////////////////////////

// Company:

// Engineer:

//

// Create Date: 2025/11/07 21:16:22

// Design Name:

// Module Name: led_run

// Project Name:

// Target Devices:

// Tool Versions:

// Description:

//

// Dependencies:

//

// Revision:

// Revision 0.01 - File Created

// Additional Comments:

//

//////////////////////////////////////////////////////////////////////////////////

module led_run(

Clk,

Reset_n,

Led

);

input Clk;

input Reset_n;

output reg 7:0Led;

reg 24:0 counter;

always@(posedge Clk or negedge Reset_n)

if(!Reset_n)

counter <=0;

else if(counter ==25000000-1)

counter<=0;

else

counter<= counter+1'd1;

always@(posedge Clk or negedge Reset_n)

if(!Reset_n)

Led <= 8'b0000_0001;

else if(counter ==25000000-1)begin

if((Led==8'b1000_0000)|Led==8'b0000_0000)

Led<=8'b0000_0001;

else

Led <=Led<<1;

end

endmodule

仿真代码

`timescale 1ns / 1ns

module led_run_tb();

reg Clk;

reg Reset_n;

wire 7:0Led;//位宽八位

led_run led_run(

.Clk(Clk),

.Reset_n(Reset_n),

.Led(Led)

);

initial Clk = 1;

always #10 Clk = ~Clk;

initial begin

Reset_n = 0;

#201;

Reset_n = 1;

//#4000_000_000;32位有符号数不能表示已经超过最大值,换另一种表达方式

//#2000_000_000;

//#2000_000_000;

#40_000_000;//缩短时间,提高仿真效率

$stop;

end

endmodule

管脚文件

set_property PACKAGE_PIN Y18 get_ports Clk

set_property IOSTANDARD LVCMOS33 get_ports Clk

set_property PACKAGE_PIN B21 get_ports Reset_n

set_property IOSTANDARD LVCMOS33 get_ports Reset_n

set_property PACKAGE_PIN M22 get_ports Led\[0]

set_property PACKAGE_PIN N22 get_ports Led\[1]

set_property PACKAGE_PIN L21 get_ports Led\[2]

set_property PACKAGE_PIN K21 get_ports Led\[3]

set_property PACKAGE_PIN K22 get_ports Led\[4]

set_property PACKAGE_PIN J22 get_ports Led\[5]

set_property PACKAGE_PIN H22 get_ports Led\[6]

set_property PACKAGE_PIN M21 get_ports Led\[7]

set_property IOSTANDARD LVCMOS33 get_ports Led\[0]

set_property IOSTANDARD LVCMOS33 get_ports Led\[1]

set_property IOSTANDARD LVCMOS33 get_ports Led\[2]

set_property IOSTANDARD LVCMOS33 get_ports Led\[3]

set_property IOSTANDARD LVCMOS33 get_ports Led\[4]

set_property IOSTANDARD LVCMOS33 get_ports Led\[5]

set_property IOSTANDARD LVCMOS33 get_ports Led\[6]

set_property IOSTANDARD LVCMOS33 get_ports Led\[7]

相关推荐
尤老师FPGA1 天前
HDMI数据的接收发送实验(十八)
fpga开发
北京青翼科技1 天前
青翼科技 JFM7K325T FPGA+FT-M6678 DSP 的全国产化信号处理平台丨FPGA开发板
fpga开发·数据采集卡·fmc子卡·fpga开发板·ad采集卡·图像处理卡·dsp信号处理
zlinear数据采集卡2 天前
从0到1硬核拆解:工业级数据采集卡的隔离设计与Modbus通信实战
arm开发·单片机·嵌入式硬件·fpga开发·开源
FakeOccupational2 天前
fpga系列 HDL:Microchip FPGA开发软件 Libero Soc FPGA 在线逻辑分析
fpga开发
FPGA技术联盟2 天前
如何在跨时钟域分析中处理好复位信号?
fpga开发
国科安芯2 天前
基于ASM1042S2S的箭载通信网络抗辐射加固方案研究
服务器·网络·嵌入式硬件·fpga开发·架构·信号处理
YYRAN_ZZU3 天前
Lattice 自定义IP业务逻辑核
嵌入式硬件·fpga开发
FPGA小徐3 天前
FPGA FIFO一篇完整解释
fpga开发
I'm a winner4 天前
【IP核】 Xilinx FPGA LVDS 高速接口,含验证工程与板级测试用例
tcp/ip·fpga开发·测试用例
I'm a winner4 天前
基于Xilinx FPGA的LVDS高速串行通信系统 - 完整源码解决方案(一)(文末附源码)
fpga开发