FPGA verilog LVDS通信协议笔记

一幅图胜过千言万语

直接开始挫代码,先写top.v。

cpp 复制代码
module top();

reg clk; // 生成时钟的寄存器
reg rst; // 生成复位信号的寄存器

initial clk = 1; // 初始值取1
always #1 clk = ~clk; //1ns取反一次

initial begin // 复位信号,先0,过段时间赋1
rst = 0;
# 20;
rst = 1;
$stop;
end   
endmodule

再加其他三个子项的接口:

|----------|-----------------|-----------|
| | 输入 | 输出 |
| bit_sent | 时钟,复位 | 比特流 |
| bit_rsv | 时钟,复位,比特流 | 字节,字节输出信号 |
| byte_rsv | 时钟,复位,字节,字节输出信号 | 内容,校验结果 |

cpp 复制代码
//top.v
module top();

reg clk;
reg rst;

initial clk = 1;
always #1 clk = ~clk;

initial begin
rst = 0;
# 20;
rst = 1;
$stop;
end   

// wire表示线,其他文件的输出用线接,自己的内容用寄存器输出或者保存
wire bits; 

bit_sent bit_sent(
    .clk (clk),
    .reset (rst),
    .bits(bits)  //这里不能有逗号
    );  //这里不能忘记冒号
    
    
wire [7:0] data_out; // [7:0] 表示高位7到底为0,共8比特
wire en_data_out;

bit_rsv bit_rsv
(
    .clk (clk),
    .reset (rst),
    .uart_tx (bits), // .uart_tx是bit_rsv文件形参名称
//括号内的bits是bit_sent的输出bits接到uart_tx上
    .data_out (data_out),
    .en_data_out (en_data_out)
);


wire [15:0] contant;
wire crc_match; 

byte_rsv byte_rsv
(
    .clk (clk),
    .reset (rst),
    .byte_in(data_out),
	.en_byte(en_data_out),
	.contant(contant),
	.crc_match (crc_match)
    );
   
endmodule

采用的校验法:

相关推荐
第二层皮-合肥1 小时前
FPGA硬件设计-基础流程
fpga开发
第二层皮-合肥2 小时前
FPGA硬件开发-Xilinx产品介绍
fpga开发
XINVRY-FPGA2 小时前
XCVP1902-2MSEVSVA6865 AMD 赛灵思 XilinxVersal Premium FPGA
人工智能·嵌入式硬件·神经网络·fpga开发·云计算·腾讯云·fpga
热爱学习地派大星3 小时前
FPGA实现CRC校验
fpga开发
不会聊天真君6473 小时前
ES(springcloud笔记第五期)
笔记·elasticsearch·spring cloud
汇能感知4 小时前
光谱相机在AI眼镜领域中的应用
经验分享·笔记·科技
汇能感知4 小时前
光谱相机的图像模式
经验分享·笔记·科技
芒果树技术4 小时前
MT-PXle RIO模块【高性能FPGA+ LVDS】采用FPGA实现高效LVDS通讯
fpga开发·模块测试·fpga
XFF不秃头5 小时前
力扣刷题笔记-三数之和
c++·笔记·算法·leetcode
被遗忘的旋律.5 小时前
Linux驱动开发笔记(十)——中断
linux·驱动开发·笔记