关于xilinx srio ip复位问题

关于xilinx srio ip复位问题

语言 :Verilg HDL 、VHDL

EDA工具: Vivado

  • 关键词: ip调用,Verilog HDL,srio ,复位
一、引言

在FPGA开发中, 在SRIO IP核使用时候,需要在必要时候对srio复位以确保两边设备可以正常的通信,博主总结了在实际应用中srio的处理方式。

二、FPGA 之间 srio通信复位处理

在使用 SRIO 进行 FPGA 之间的通信时,复位过程可能会影响通信链路的正确建立。以下是一些可能导致两块 FPGA 之间的 SRIO 连接无法建立的情况:

复位时序不同步:

如果两个 FPGA 的复位信号时序不同步,可能导致其中一个 FPGA 在另一个 FPGA 尚未完成复位时尝试建立 SRIO 连接。这可能导致通信链路的异常行为。确保在整个系统中复位信号同步是很重要的。

SRIO 模块未正确初始化:

如果在 SRIO 模块的复位过程中没有正确初始化,可能导致模块无法正确响应 SRIO 协议,从而影响通信链路。确保 SRIO 模块在复位后能够正确初始化。

等待复位完成的时间不足:

如果在 SRIO 模块复位后未等待足够的时间以确保模块完全初始化,可能会导致通信链路无法建立。请确保等待复位完成的时间是足够的。

SRIO 配置不匹配:

如果两个 FPGA 上的 SRIO 模块配置不匹配,例如,速率设置、协议版本不一致等,可能导致通信链路无法建立。确保两侧的 SRIO 配置是一致的。

两片fpga之间复位时候,需要注意时间上要尽量统一,且每个SRIO时钟域都有相关联的复位信号,复位应该在各自的时钟域中被断言至少四个时钟周期,并且在同步的情况下去除。如果核心被训练降频,即使phy_clk运行速度会比原始速率慢,复位仍然必须持续四个完整周期

三、FPGA与DSP之间srio通信复位处理

dsp与fpga之间srio通信时候,复位是两边上电进行一次复位 如果这个时候,srio没link的话,dsp会发送一个复位信号,即给一个上升沿给fpga,dsp会等10ms 然后再去link fpga 的srio.

四、FPGA与PPC之间srio通信复位处理

fpga和PPC的srio 如果没link上 那么 fpga检测到link为0 时,复位1s后 然后再继续link

相关推荐
千宇宙航2 小时前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航8 小时前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA20 小时前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda1 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安1 天前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search72 天前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发
search72 天前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者2 天前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky2 天前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构