Verilog综合出来的图

Verilog写代码时需要清楚自己综合出来的是组合逻辑、锁存器还是寄存器。

甚至,有时写的代码有误,vivado不能识别出来,这时打开综合后的schematic简单查看一下是否综合出想要的结果。

比如:误将一个always模块重复一遍,vivado没有识别出来导致没有生成想要的状态机,打开综合后的schematic一看,被优化掉了。

一、部分Verilog语句综合出来的原理图

1.1 综合出组合逻辑

以下四种写法综合出来的schematic一样。

1.2 综合出锁存器-Latch

锁存器容易产生glitch(毛刺),少用。

1.3 综合出寄存器

二、对应的部分原语

IBUF/IBUFG

IBUF是引脚的输入缓冲器。

Vivado识别到输入引脚后会自动加上IBUFG模块(这里IBUFG与BUFG什么关系呢?)。

OBUF

OBUF是引脚的输出缓冲器。

LDCE-锁存器

LDCE:异步清零的latch。

LDPE:异步置位的latch。

CLR置低位,高有效。

GE使能G控制信号。

G为高,D输入赋值给Q,电平触发。

G为低,Q保持

FDSE

D Flip-Flop with Clock Enable and Synchronous Set 带时钟使能和同步置位的D触发器。

置位S为高电平时,一个时钟C的上升沿触发导致寄存器置位1;

置位S为低电平,时钟使能CE位为高电平时,一个时钟C的上升沿触发寄存器FDCE的输出端Q装载数据口的数据D 。

三、语法不报错,综合报错

3.1 wire型变量不能使用非阻塞赋值-vivado语法虽未报错,但不能综合

procedural assigment to a non-register c is not permitted

不允许对非寄存器c进行程序赋值

四、参考链接:

ug471_7Series_SelectIO

Xilinx 7系 FPGA片上资源之触发器 FDCE FDPE FDRE FDSE-CSDN博客

xilinx FPGA触发器和锁存器_fpga ldce-CSDN博客

相关推荐
网易独家音乐人Mike Zhou4 小时前
【卡尔曼滤波】数据预测Prediction观测器的理论推导及应用 C语言、Python实现(Kalman Filter)
c语言·python·单片机·物联网·算法·嵌入式·iot
zy张起灵4 小时前
48v72v-100v转12v 10A大功率转换电源方案CSM3100SK
经验分享·嵌入式硬件·硬件工程
lantiandianzi12 小时前
基于单片机的多功能跑步机控制系统
单片机·嵌入式硬件
哔哥哔特商务网12 小时前
高集成的MCU方案已成电机应用趋势?
单片机·嵌入式硬件
跟着杰哥学嵌入式12 小时前
单片机进阶硬件部分_day2_项目实践
单片机·嵌入式硬件
电子科技圈12 小时前
IAR与鸿轩科技共同推进汽车未来
科技·嵌入式硬件·mcu·汽车
东芝、铠侠总代1361006839313 小时前
浅谈TLP184小型平面光耦
单片机·嵌入式硬件·物联网·平面
lantiandianzi13 小时前
基于单片机中医药柜管理系统的设计
单片机·嵌入式硬件
嵌入式知识大讲堂13 小时前
HDMI数据传输三种使用场景
单片机
黑客呀14 小时前
[系统安全]Rootkit基础
stm32·单片机·系统安全