Verilog综合出来的图

Verilog写代码时需要清楚自己综合出来的是组合逻辑、锁存器还是寄存器。

甚至,有时写的代码有误,vivado不能识别出来,这时打开综合后的schematic简单查看一下是否综合出想要的结果。

比如:误将一个always模块重复一遍,vivado没有识别出来导致没有生成想要的状态机,打开综合后的schematic一看,被优化掉了。

一、部分Verilog语句综合出来的原理图

1.1 综合出组合逻辑

以下四种写法综合出来的schematic一样。

1.2 综合出锁存器-Latch

锁存器容易产生glitch(毛刺),少用。

1.3 综合出寄存器

二、对应的部分原语

IBUF/IBUFG

IBUF是引脚的输入缓冲器。

Vivado识别到输入引脚后会自动加上IBUFG模块(这里IBUFG与BUFG什么关系呢?)。

OBUF

OBUF是引脚的输出缓冲器。

LDCE-锁存器

LDCE:异步清零的latch。

LDPE:异步置位的latch。

CLR置低位,高有效。

GE使能G控制信号。

G为高,D输入赋值给Q,电平触发。

G为低,Q保持

FDSE

D Flip-Flop with Clock Enable and Synchronous Set 带时钟使能和同步置位的D触发器。

置位S为高电平时,一个时钟C的上升沿触发导致寄存器置位1;

置位S为低电平,时钟使能CE位为高电平时,一个时钟C的上升沿触发寄存器FDCE的输出端Q装载数据口的数据D 。

三、语法不报错,综合报错

3.1 wire型变量不能使用非阻塞赋值-vivado语法虽未报错,但不能综合

procedural assigment to a non-register c is not permitted

不允许对非寄存器c进行程序赋值

四、参考链接:

ug471_7Series_SelectIO

Xilinx 7系 FPGA片上资源之触发器 FDCE FDPE FDRE FDSE-CSDN博客

xilinx FPGA触发器和锁存器_fpga ldce-CSDN博客

相关推荐
scan18 小时前
单片机串口接收状态机STM32
stm32·单片机·串口·51·串口接收
Qingniu019 小时前
【青牛科技】应用方案 | RTC实时时钟芯片D8563和D1302
科技·单片机·嵌入式硬件·实时音视频·安防·工控·储能
深圳市青牛科技实业有限公司10 小时前
【青牛科技】应用方案|D2587A高压大电流DC-DC
人工智能·科技·单片机·嵌入式硬件·机器人·安防监控
Mr.谢尔比11 小时前
电赛入门之软件stm32keil+cubemx
stm32·单片机·嵌入式硬件·mcu·信息与通信·信号处理
LightningJie11 小时前
STM32中ARR(自动重装寄存器)为什么要减1
stm32·单片机·嵌入式硬件
西瓜籽@12 小时前
STM32——毕设基于单片机的多功能节能窗控制系统
stm32·单片机·课程设计
远翔调光芯片^1382879887214 小时前
远翔升压恒流芯片FP7209X与FP7209M什么区别?做以下应用市场摄影补光灯、便携灯、智能家居(调光)市场、太阳能、车灯、洗墙灯、舞台灯必看!
科技·单片机·智能家居·能源
极客小张15 小时前
基于STM32的智能充电桩:集成RTOS、MQTT与SQLite的先进管理系统设计思路
stm32·单片机·嵌入式硬件·mqtt·sqlite·毕业设计·智能充电桩
m0_7393128718 小时前
【STM32】项目实战——OV7725/OV2604摄像头颜色识别检测(开源)
stm32·单片机·嵌入式硬件
嵌入式小章18 小时前
基于STM32的实时时钟(RTC)教学
stm32·嵌入式硬件·实时音视频