ZYNQ7 Processing System IP核中PS侧Uart的用法

在ZYNQ7 Processing System IP核中集成的UART控制器是一个中全双工异步接收器和发送器,支持广泛的可编程波特率和I/O信号格式,可以适应自动奇偶校验生成和多主机检测模式。

UART操作由配置和模式寄存器控制。使用状态寄存器、中断状态寄存器和调制解调器状态寄存器来读取FIFO队列、调制解调器信号以及其他控制器功能的状态。

UART控制器的系统视图如下图所示。

其在PL侧的用法如下:

1 配置IP核

新建工程,FPGA芯片选择xc7z030ffg676-2,

创建一个Block Design,添加ZYNQ7 Processing System IP核,

双击ZYNQ7 Processing System IP核,点击MIO Configuration,选择右侧的UART0并配置其管脚,

点击Clock Configuration,选择右侧的FCLK_CLK0,并将其输出时钟改为100MHz。

点击Run Block Automation,选中processing_system7_),点击OK。

将ZYNQ7 Processing System IP核输出的FCLK_CLK0连接到其输入M_AXI_GP0_ACLK上。

保存工程,右键点击design_1,点击Generate Output Products...

点击Generate,

等Generate Output Product完成,如下图所示

右键点击design_1,点击Create HDL Wrapper...

选择默认的Let Vivado manage wrapper and auto-update,

点击Generate Bitstream,

成功生成bit文件后,点击Cancel。

点击File------Export------Export Hardware...

选中Include bitstream,点击OK。

2 在SDK上搭建工程

点击File------Launch SDK。

在SDK中点击File------New------Application Project,

输入工程名,点击Next,

选择Hello World,点击Finish。

点击Run------Debug Configuration,点击Xilinx C/C++ application(System Debugger)下的System Debugger on Local,配置如下:

3 加电运行

按《Xilinx SDK操作步骤详细介绍》一文详细操作步骤,波特率设置为115200,会接收到hello world字符串显示界面。

相关推荐
fei_sun10 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto11 小时前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安16 小时前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈16 小时前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun16 小时前
【Verilog】第二章作业
fpga开发·verilog
碎碎思17 小时前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望19 小时前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇21 小时前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
CWNULT21 小时前
AMD(Xilinx) FPGA配置Flash大小选择
fpga开发
碎碎思1 天前
很能体现FPGA硬件思维的一道面试题
fpga开发