FPGA上板项目(二)——PLL测试

目录


实验内容

将差分时钟信号转化为 192MHz 时钟信号作为输出。

实验原理

PLL,即锁相环,一种反馈控制电路,具有时钟倍频、分频、相位偏移和可编程占空比的功能。

实验步骤

  • 添加 clocking wizard IP核,输入为 200MHz 差分时钟,输出为 192MHz 和 96MHz 时钟信号

  • 例化IP核

c 复制代码
/**********************************************
*********** PLL 例化
**********************************************/ 
    clk_wiz_0 inst_clk(
        // Clock out ports
        .clk_out1(sys_clk_192M),     // output clk_out1
        .clk_out2(sys_clk_96M),     // output clk_out2
        // Status and control signals
        .reset(!rst), // input reset
        .locked(locked),       // output locked
       // Clock in ports
        .clk_in1_p(sys_clk_p),    // input clk_in1_p
        .clk_in1_n(sys_clk_n)    // input clk_in1_n
    );

实验结果

  • 可以从图中看出,产生所需频率的时钟信号需要一定的时间,locked 信号为高电平时才会输出稳定的时钟信号,输出频率满足设定要求,在 locked 信号拉高之前,时钟信号不稳定。
  • 调用 clocking wizard IP 核后,IP 核会自动添加约束,可以在 constraints wizard -> existing create clock constraints 里面来查看。
相关推荐
北京太速科技股份有限公司5 小时前
太速科技-FMC144 -八路 250MSPS 14bit AD FMC子卡
fpga开发
不可思议迷宫1 天前
Verilog编程实现一个分秒计数器
单片机·嵌入式硬件·fpga开发
Terasic友晶科技1 天前
第3篇:Linux程序访问控制FPGA端LEDR<一>
fpga开发·嵌入式系统·de1-soc开发板
双料毒狼_s1 天前
【FPGA】状态机思想回顾流水灯
fpga开发
双料毒狼_s1 天前
【FPGA实战】基于DE2-115实现数字秒表
fpga开发
Cynthia的梦2 天前
FPGA学习-基于 DE2-115 板的 Verilog 分秒计数器设计与按键功能实现
fpga开发
9527华安2 天前
Xilinx系列FPGA实现HDMI2.1视频收发,支持8K@60Hz分辨率,提供2套工程源码和技术支持
fpga开发·音视频·8k·hdmi2.1
大熊Superman2 天前
FPGA实现LED流水灯
fpga开发
泪水打湿三角裤2 天前
fpga:分秒计时器
fpga开发
奋斗的牛马2 天前
FPGA_AXI仿真回环(一)
fpga开发