FPGA上板项目(二)——PLL测试

目录


实验内容

将差分时钟信号转化为 192MHz 时钟信号作为输出。

实验原理

PLL,即锁相环,一种反馈控制电路,具有时钟倍频、分频、相位偏移和可编程占空比的功能。

实验步骤

  • 添加 clocking wizard IP核,输入为 200MHz 差分时钟,输出为 192MHz 和 96MHz 时钟信号

  • 例化IP核

c 复制代码
/**********************************************
*********** PLL 例化
**********************************************/ 
    clk_wiz_0 inst_clk(
        // Clock out ports
        .clk_out1(sys_clk_192M),     // output clk_out1
        .clk_out2(sys_clk_96M),     // output clk_out2
        // Status and control signals
        .reset(!rst), // input reset
        .locked(locked),       // output locked
       // Clock in ports
        .clk_in1_p(sys_clk_p),    // input clk_in1_p
        .clk_in1_n(sys_clk_n)    // input clk_in1_n
    );

实验结果

  • 可以从图中看出,产生所需频率的时钟信号需要一定的时间,locked 信号为高电平时才会输出稳定的时钟信号,输出频率满足设定要求,在 locked 信号拉高之前,时钟信号不稳定。
  • 调用 clocking wizard IP 核后,IP 核会自动添加约束,可以在 constraints wizard -> existing create clock constraints 里面来查看。
相关推荐
nanxl12 小时前
FPGA-DDS信号发生器
fpga开发·verilog·vivado
黄埔数据分析4 小时前
RecoNIC 入门:SmartNIC 上支持 RDMA 的计算卸载-FPGA-智能网卡-AMD-Xilinx
fpga开发
nanxl16 小时前
FPGA-数字时钟
fpga开发·verilog·vivado
尤老师FPGA19 小时前
LVDS系列9:Xilinx 7系可编程输入延迟(二)
单片机·嵌入式硬件·fpga开发
内有小猪卖1 天前
时序约束 记录
fpga开发
Cao1234567893211 天前
FPGA时钟设计
fpga开发
JNTeresa1 天前
锁存器知识点详解
fpga开发
Cao1234567893211 天前
FPGA基础之基础语法
fpga开发
一大Cpp1 天前
通过Quartus II实现Nios II编程
fpga开发
7yewh1 天前
Verilog 语法 (二)
fpga开发