FPGA实验2:2选1多路选择器

一、实验目的与要求

  • 学习Create-SOPC实验平台的使用方法;
  • 熟悉Quartus II 软件平台和使用 VHDL 语言设计电路的方法;
  • 掌握VHDL语言的基本语法和语句;
  • 把握VHDL程序设计组合逻辑电路的基本结构和设计特点。

二、实验原理

运用Quartus II 集成环境下的VHDL文本设计方法设计2选1多路选择器,进行波形仿真、引脚分配并下载到实验设备上进行逻辑功能测试。

三、实验内容和步骤

实验步骤和方法参考实验一,引脚分配可参考下表。

|------|--------|---------|------|---------|------|
| 引脚名称 | 引脚编号 | 连接网络 | 引脚名称 | 引脚编号 | 连接网络 |
| a | PIN_M3 | FPGA_M1 | sel | PIN_T10 | KEY1 |
| b | PIN_M4 | FPGA_M2 | q | PIN_R10 | LED1 |

四、实验代码

相关推荐
FPGA_无线通信1 小时前
AD9361 IQ接口框架搭建
fpga开发
chinxue20085 小时前
VSCODE使用vivado
ide·vscode·fpga开发·编辑器
m0_555762907 小时前
FPGA比特流(Bitstream)深度解析
fpga开发
Aaron158818 小时前
AD9084和Versal RF系列具体应用案例对比分析
嵌入式硬件·算法·fpga开发·硬件架构·硬件工程·信号处理·基带工程
FPGA小迷弟20 小时前
modelsim使用教程,仿真技巧,精华帖
fpga开发·verilog·fpga·modelsim
华舞灵瞳1 天前
学习FPGA(八)快速傅里叶变换
学习·fpga开发
stars-he1 天前
FPGA学习笔记(7)以太网UDP数据报文发送电路设计(一)
笔记·网络协议·学习·fpga开发·udp
扮作大侠1 天前
2024vitis无错误编译项目失败[ERROR] collect2.exe: error: ld returned 1 exit status
fpga开发
碎碎思1 天前
从 JTAG 启动 Zynq-7000 嵌入式 Linux:使用 XSCT 全流程教程
linux·运维·服务器·fpga开发
minglie11 天前
Tang-Nano-1K的rPLL
fpga开发