第33篇 计算数据中最长的连续1的个数<三>

Q:如何将计算出的结果(最长的连续1的个数)显示在DE2-115开发板的HEX上?

**A:**基本原理:DE2-115_Computer_System中的HEX并行端口作为内存映射设备连接到DE2-115开发板的七段数码管,每个端口都对应内存映射地址。将寄存器r10中的二进制数计算结果转换为十进制数,通过点亮七段数码管相应的段来显示0-9这10个数字。如要在HEX0上显示数字0,就点亮除数码管段6之外的所有其他数码管段,即将 (00111111)B存储到与HEX3~0 并行端口对应的地址中。

本实验的程序设计将最长的连续1的个数以十进制数显示在HEX1-HEX0上,部分汇编程序代码如下:

运行程序后可以观察到开发板上的HEX1显示1,HEX0显示2,即最长的连续1的个数为12。

相关推荐
_Voosk1 小时前
C指针存储字符串为何不能修改内容
c语言·开发语言·汇编·c++·蓝桥杯·操作系统
s09071361 小时前
ZYNQ 中 AXI BRAM 的使用详细的说明。
fpga开发·zynq
天途小编4 小时前
融合空域相关法规核心条款汇编
汇编·无人机
天途小编4 小时前
无人机相关国家根本条例核心汇编
汇编·无人机
哎呦喂研究院5 小时前
FPGA:重构硬件逻辑的柔性算力核心,国产替代的破局关键
fpga开发
国科安芯14 小时前
国产RISC-V架构MCU在工控系统中的节能性分析
网络·单片机·嵌入式硬件·fpga开发·性能优化·架构·risc-v
博览鸿蒙16 小时前
集成电路基础知识经典问答(面向 FPGA 工程师版)
fpga开发
s090713619 小时前
Xilinx FPGA 中ADC 数据下变频+ CIC 滤波
算法·fpga开发·fpga·zynq
9527华安19 小时前
FPGA纯verilog实现JESD204B协议,基于AD9208数据接收,提供工程源码和技术支持
fpga开发·xilinx·jesd204b·ad9208·uv9p·vcu118
范纹杉想快点毕业20 小时前
FPGA面试百问:从基础到实战全解析
fpga开发