第33篇 计算数据中最长的连续1的个数<三>

Q:如何将计算出的结果(最长的连续1的个数)显示在DE2-115开发板的HEX上?

**A:**基本原理:DE2-115_Computer_System中的HEX并行端口作为内存映射设备连接到DE2-115开发板的七段数码管,每个端口都对应内存映射地址。将寄存器r10中的二进制数计算结果转换为十进制数,通过点亮七段数码管相应的段来显示0-9这10个数字。如要在HEX0上显示数字0,就点亮除数码管段6之外的所有其他数码管段,即将 (00111111)B存储到与HEX3~0 并行端口对应的地址中。

本实验的程序设计将最长的连续1的个数以十进制数显示在HEX1-HEX0上,部分汇编程序代码如下:

运行程序后可以观察到开发板上的HEX1显示1,HEX0显示2,即最长的连续1的个数为12。

相关推荐
第二层皮-合肥3 小时前
FPGA工程师11实战项目-基于PCIe的高速ADC采集项目
fpga开发
szxinmai主板定制专家7 小时前
RK3576+FPGA储能协调控制器,光伏、风电、储能
arm开发·嵌入式硬件·fpga开发·能源·1024程序员节
Moonnnn.11 小时前
【FPGA】时序逻辑计数器——Verilog实现
fpga开发
promising-w14 小时前
【FPGA】时序逻辑计数器设计仿真验证
fpga开发
cmc102814 小时前
139.MIG DDR数据位宽选择72bit,带ecc时dm管脚会消失
fpga开发
奋斗的牛马1 天前
FPGA—ZYNQ学习Debug(三)
学习·fpga开发
cycf1 天前
面向模块的综合技术之控制集优化(七)
fpga开发
我爱C编程1 天前
【1.1】基于FPGA的Costas环开发案例——前言/目录
fpga开发
讽刺人生Yan2 天前
RFSOC学习记录(一)RF data converter总览
学习·fpga开发·rfsoc
Moonnnn.2 天前
【FPGA】三八译码器——Verilog实现
fpga开发