第33篇 计算数据中最长的连续1的个数<三>

Q:如何将计算出的结果(最长的连续1的个数)显示在DE2-115开发板的HEX上?

**A:**基本原理:DE2-115_Computer_System中的HEX并行端口作为内存映射设备连接到DE2-115开发板的七段数码管,每个端口都对应内存映射地址。将寄存器r10中的二进制数计算结果转换为十进制数,通过点亮七段数码管相应的段来显示0-9这10个数字。如要在HEX0上显示数字0,就点亮除数码管段6之外的所有其他数码管段,即将 (00111111)B存储到与HEX3~0 并行端口对应的地址中。

本实验的程序设计将最长的连续1的个数以十进制数显示在HEX1-HEX0上,部分汇编程序代码如下:

运行程序后可以观察到开发板上的HEX1显示1,HEX0显示2,即最长的连续1的个数为12。

相关推荐
海涛高软5 小时前
yolov8目标检测训练在rk3588上部署
fpga开发
第二层皮-合肥6 小时前
USB3.0专题-硬件的测试
fpga开发
hexiaoyan8277 小时前
高速数据采集卡设计方案:886-基于RFSOC的8路5G ADC和8路9G的DAC PCIe卡
fpga开发·高速数据采集卡·光纤pcie卡·通用pcie卡·xc7a100t板卡
CC-NX8 小时前
32位汇编:实验12动态链接库
汇编
嵌入式软硬件攻城狮13 小时前
2.FPGA板卡通过电脑映射连接上网
fpga开发·电脑
资料,小偿14 小时前
4.101基于8086国旗图案proteus8.9,8086彩灯图案流水灯图案,国期图案仿真,四个开关四种模式。近期本人原创
汇编·proteus
brave and determined15 小时前
可编程逻辑器件学习(day22):“让ARM穿上FPGA的马甲“:赛灵思Zynq的命名哲学与技术革命
arm开发·嵌入式硬件·fpga开发·zynq·fpga设计·嵌入式设计·fpga开发流程
FPGA_小田老师1 天前
FPGA语法基础(二):SystemVerilog 数组清零方法详解
fpga开发·systemverilog·数组清零·systemverilog数组·systemverilog语法
jiushun_suanli1 天前
FPGA(现场可编程门阵列)详解
经验分享·学习·fpga开发
Terasic友晶科技2 天前
1-串行通信基础知识
fpga开发·串口通信·异步通信·串行通信·同步通信·并行通信·单工