第33篇 计算数据中最长的连续1的个数<三>

Q:如何将计算出的结果(最长的连续1的个数)显示在DE2-115开发板的HEX上?

**A:**基本原理:DE2-115_Computer_System中的HEX并行端口作为内存映射设备连接到DE2-115开发板的七段数码管,每个端口都对应内存映射地址。将寄存器r10中的二进制数计算结果转换为十进制数,通过点亮七段数码管相应的段来显示0-9这10个数字。如要在HEX0上显示数字0,就点亮除数码管段6之外的所有其他数码管段,即将 (00111111)B存储到与HEX3~0 并行端口对应的地址中。

本实验的程序设计将最长的连续1的个数以十进制数显示在HEX1-HEX0上,部分汇编程序代码如下:

运行程序后可以观察到开发板上的HEX1显示1,HEX0显示2,即最长的连续1的个数为12。

相关推荐
通信小小昕2 小时前
FPGA|Verilog-SPI驱动
fpga开发·蓝桥杯·优化·verilog·spi·竞赛
Moonnnn.2 小时前
51单片机——程序执行过程(手工汇编)
汇编·笔记·嵌入式硬件·学习·51单片机
TJ_Dream3 小时前
clk_prepare函数详细解析
驱动开发·fpga开发
却道天凉_好个秋4 小时前
c++ 嵌入汇编的方式实现int型自增
开发语言·汇编·c++
白晨并不是很能熬夜6 小时前
【JVM】字节码指令集
java·开发语言·汇编·jvm·数据结构·后端·javac
起床学FPGA9 小时前
IBUF和BUFG
fpga开发
Moonnnn.10 小时前
51单片机——汇编工程建立、仿真、调试全过程
汇编·笔记·嵌入式硬件·学习·51单片机
_Hello_Panda_13 小时前
基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案分享
fpga开发
数字芯片实验室14 小时前
3-2 深入解析数字电路设计中的竞争条件及解决策略
fpga开发
c-u-r-ry301 天前
009---基于Verilog HDL的单比特信号边沿检测
嵌入式硬件·fpga开发