AD/DA硬件电路设计

1:信号的回流-----一开始就有回流,不是传导到源端回流。在传输线路经上可等效成一排并连的电容。

2:所有信号回流最终都会回流到公共地端

3:不建议分割AGND和DGND :

3.1:因为分割了反而地平面的阻抗增大,出现地之间有较大压差。

3.2:导致最终回流都会经过0欧,出现DGND的回流跑到AGND影响模拟电路。如下图

3.3:推荐不分割:

DGND在自己低阻抗范围回流

AGND在自己地阻抗范围回流

最后回流到公共地。

4:AVDD和DVDD之间通过磁珠隔离才行。但是AGND和DGND之间一定不能加磁珠,如果分割地就加0欧姆电阻。

ADC

磁珠隔离AVDD / DVDD 作用(一句话:隔断数字高频噪声窜进模拟电源,直流正常供电)

1、核心作用

  1. 直流直通

磁珠直流DCR很小,AVDD给DVDD供电,直流压降微乎其微,ADC数字内核正常用电。

  1. 高频噪声发热消耗

数字电路开关、时钟、IO跳变产生几十MHz~GHz高频毛刺,磁珠高频呈高阻,把数字噪声转换成热量耗掉,阻止DVDD的开关噪声倒灌进AVDD。

AVDD是ADC模拟内核、基准、采样电路电源,一丁点高频噪声都会劣化SNR、引入采样毛刺、零点漂移。

2、噪声流向拆解

• 无磁珠:DVDD高频干扰 → 电源走线耦合 → AVDD → ADC模拟部分 → 采样跳数大

• 串磁珠:DVDD高频噪声被磁珠阻挡+耗能,AVDD不受数字开关干扰

3、搭配电容构成滤波

磁珠+后端0.1μF+10μF电容 = RC低通滤波:

低频直流过,高频噪声被磁珠阻挡、电容吸收。

4、误区

  1. 不能隔低频纹波(Hz~kHz开关电源纹波没用),低频磁珠近似导线;

  2. 地AGND/DGND不用磁珠,只用0Ω单点连接,地串磁珠会形成地压差,ADC性能崩盘;

  3. 磁珠不储能,和电感原理不一样。

精简总结

通直流、阻高频数字噪声,保护AVDD纯净,提升ADC信噪比。

相关推荐
松小白song16 小时前
FPGA架构解密:为何要用750kHz低频时钟驱动二级缓存?
fpga开发
Riwuarua20 小时前
从近似0基础开始FPGA开发 -- part.2 仿真
fpga开发
unicrom_深圳市由你创科技1 天前
国产FPGA的芯片选型应该考虑哪些因素?
fpga开发
明德扬1 天前
高速采集选 Direct RF 还是外置 ADC/FMC?从采样率、JESD204B 和开发周期对比
fpga开发·fpga
明德扬1 天前
机器人为什么需要“感知—控制—计算”一体化?FPGA 多传感器底板设计要点
fpga开发·机器人·fpga
zlinear数据采集卡1 天前
数据采集卡从入门到精通(46):趋势展望——软件定义硬件、AI分析与开源生态
arm开发·stm32·单片机·嵌入式硬件·fpga开发·开源
落chen2 天前
基于FPGA的SDRAM开发-进阶篇
fpga开发
飞猫的边缘AI2 天前
边缘AI-5: 了解最灵活的计算芯片FPGA
人工智能·fpga开发·ai芯片·边缘ai·计算芯片·边缘ai芯片·titanium edge
badboy1212 天前
Xilinx Vitis Core Development Kit 2025.2.1_Win+Linux
linux·fpga开发·xilinx
海盐nnn3 天前
面向 AI 的 FPGA 开发流程:别急着让它写代码,先把方向定好
fpga开发