AD/DA硬件电路设计

1:信号的回流-----一开始就有回流,不是传导到源端回流。在传输线路经上可等效成一排并连的电容。

2:所有信号回流最终都会回流到公共地端

3:不建议分割AGND和DGND :

3.1:因为分割了反而地平面的阻抗增大,出现地之间有较大压差。

3.2:导致最终回流都会经过0欧,出现DGND的回流跑到AGND影响模拟电路。如下图

3.3:推荐不分割:

DGND在自己低阻抗范围回流

AGND在自己地阻抗范围回流

最后回流到公共地。

4:AVDD和DVDD之间通过磁珠隔离才行。但是AGND和DGND之间一定不能加磁珠,如果分割地就加0欧姆电阻。

ADC

磁珠隔离AVDD / DVDD 作用(一句话:隔断数字高频噪声窜进模拟电源,直流正常供电)

1、核心作用

  1. 直流直通

磁珠直流DCR很小,AVDD给DVDD供电,直流压降微乎其微,ADC数字内核正常用电。

  1. 高频噪声发热消耗

数字电路开关、时钟、IO跳变产生几十MHz~GHz高频毛刺,磁珠高频呈高阻,把数字噪声转换成热量耗掉,阻止DVDD的开关噪声倒灌进AVDD。

AVDD是ADC模拟内核、基准、采样电路电源,一丁点高频噪声都会劣化SNR、引入采样毛刺、零点漂移。

2、噪声流向拆解

• 无磁珠:DVDD高频干扰 → 电源走线耦合 → AVDD → ADC模拟部分 → 采样跳数大

• 串磁珠:DVDD高频噪声被磁珠阻挡+耗能,AVDD不受数字开关干扰

3、搭配电容构成滤波

磁珠+后端0.1μF+10μF电容 = RC低通滤波:

低频直流过,高频噪声被磁珠阻挡、电容吸收。

4、误区

  1. 不能隔低频纹波(Hz~kHz开关电源纹波没用),低频磁珠近似导线;

  2. 地AGND/DGND不用磁珠,只用0Ω单点连接,地串磁珠会形成地压差,ADC性能崩盘;

  3. 磁珠不储能,和电感原理不一样。

精简总结

通直流、阻高频数字噪声,保护AVDD纯净,提升ADC信噪比。

相关推荐
坏孩子的诺亚方舟8 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐8 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐8 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH9 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡9 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安10 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐10 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯10 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客10 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA10 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发