Xilinx XAPP585相关

XAPP585中相关的状态机

第一个状态机:这里主要是在对时钟线延迟的基础上,通过BITSLIP操作,做时钟的对齐;

第二个状态机:这里对c_delay_in所做的操作,主要是对时钟线的延迟进行控制;

delay_controller_wrap主要做了以下事情:

1、通过输入的延迟参数计算出,Data BUS上IDELAY模块所需要的延迟值;

2、通过将经IDELYA的数据输入到iSerdes进行解串后的数据,进行相应的延迟操作,进而得到延迟后的数据;

3、得到的延迟数据,将在后续经过gearbox_4_to_7进行4bit到7bit的转换操作;

注:单个 delay_controller_wrap 对一个line(解串后的4bit)进行延迟操作;

gearbox_4_to_7 模块的逻辑

相关推荐
技术小白爱FPGA17 小时前
Altera Fpga PCI master 设计
fpga开发
爱吃汽的小橘2 天前
异步串口通信和逻辑分析仪
运维·服务器·网络·单片机·嵌入式硬件·fpga开发
bnsarocket2 天前
Verilog和FPGA的自学笔记3——仿真文件Testbench的编写
笔记·fpga开发·verilog·自学
Eloudy2 天前
Verilog可综合电路设计:重要语法细节指南
fpga开发
ARM+FPGA+AI工业主板定制专家2 天前
基于ZYNQ FPGA+AI+ARM 的卷积神经网络加速器设计
人工智能·fpga开发·cnn·无人机·rk3588
szxinmai主板定制专家3 天前
基于 ZYNQ ARM+FPGA+AI YOLOV4 的电网悬垂绝缘子缺陷检测系统的研究
arm开发·人工智能·嵌入式硬件·yolo·fpga开发
ooo-p3 天前
FPGA学习篇——Verilog学习之计数器的实现
学习·fpga开发
bnsarocket3 天前
Verilog和FPGA的自学笔记1——FPGA
笔记·fpga开发·verilog·自学
最遥远的瞬间3 天前
一、通用的FPGA开发流程介绍
fpga开发
weixin_450907283 天前
第八章 FPGA 片内 FIFO 读写测试实验
fpga开发