Xilinx XAPP585相关

XAPP585中相关的状态机

第一个状态机:这里主要是在对时钟线延迟的基础上,通过BITSLIP操作,做时钟的对齐;

第二个状态机:这里对c_delay_in所做的操作,主要是对时钟线的延迟进行控制;

delay_controller_wrap主要做了以下事情:

1、通过输入的延迟参数计算出,Data BUS上IDELAY模块所需要的延迟值;

2、通过将经IDELYA的数据输入到iSerdes进行解串后的数据,进行相应的延迟操作,进而得到延迟后的数据;

3、得到的延迟数据,将在后续经过gearbox_4_to_7进行4bit到7bit的转换操作;

注:单个 delay_controller_wrap 对一个line(解串后的4bit)进行延迟操作;

gearbox_4_to_7 模块的逻辑

相关推荐
Js_cold17 小时前
Verilog函数function
开发语言·fpga开发·verilog
Js_cold20 小时前
Verilog任务task
开发语言·fpga开发·verilog
brave and determined1 天前
可编程逻辑器件学习(day3):FPGA设计方法、开发流程与基于FPGA的SOC设计详解
嵌入式硬件·fpga开发·soc·仿真·电路·时序·可编程逻辑器件
Lee_yayayayaya1 天前
锁相环技术及FPGA实现
fpga开发
Js_cold1 天前
Verilog局部参数localparam
开发语言·fpga开发·verilog
promising-w1 天前
【FPGA】使用移位实现LED流水灯
fpga开发
爱吃汽的小橘1 天前
ZYNQ介绍
fpga开发
ThreeYear_s2 天前
电力电子技术学习路径与FPGA/DSP技术结合方向(gemini生成)
学习·fpga开发
奋斗的牛马2 天前
FPGA—ZYNQ学习spi(六)
单片机·嵌入式硬件·学习·fpga开发·信息与通信
GateWorld2 天前
FPGA核心约束类型与语法
fpga开发