Xilinx XAPP585相关

XAPP585中相关的状态机

第一个状态机:这里主要是在对时钟线延迟的基础上,通过BITSLIP操作,做时钟的对齐;

第二个状态机:这里对c_delay_in所做的操作,主要是对时钟线的延迟进行控制;

delay_controller_wrap主要做了以下事情:

1、通过输入的延迟参数计算出,Data BUS上IDELAY模块所需要的延迟值;

2、通过将经IDELYA的数据输入到iSerdes进行解串后的数据,进行相应的延迟操作,进而得到延迟后的数据;

3、得到的延迟数据,将在后续经过gearbox_4_to_7进行4bit到7bit的转换操作;

注:单个 delay_controller_wrap 对一个line(解串后的4bit)进行延迟操作;

gearbox_4_to_7 模块的逻辑

相关推荐
松小白song31 分钟前
【硬核排错实录】FPGA DDS 波形卡死:寄存器有值但正弦 / 三角 / 自定义波形完全不输出(双通道失效终极解决)
fpga开发
星夜离尘562 小时前
UART偶发乱码:波特率分频误差之外,还要算采样漂移
fpga开发·uart
hexiaoyan82711 小时前
271-基于JFM7VX690T36 的四路40Gbps的PCIeX8 全国产化卡
fpga开发·软件无线电处理平台·硬件加速器·jfm7vx690t36·全国产化卡·7vx690t36
Terasic友晶科技1 天前
答疑解惑|Agilex 5如何指定Boot Core及设定Core的运行频率?
fpga开发·hps·terasic·cortex-a55·cortex-a76·boot core
辰丁电子1 天前
allegro入门教程-菜单栏Route
fpga开发·pcb工艺·pcb·layout·allegro软件
吉他英雄一里1 天前
FPGA工具篇--ILA
fpga开发
鸥梨菌Honevid1 天前
UVM sequence-driver 通信模型(详细讲解)
fpga开发
博览鸿蒙1 天前
数字芯片设计实战路线:硬件工程师的 FPGA
fpga开发
zhutier-1 天前
Vivado+Artix7+W25Q128JVEIQ FPGA固化程序到FLASH里面教程
fpga开发
hexiaoyan8271 天前
FMC 子卡设计原理图:154-基于FMC 八路SFP+万兆光纤子卡
fpga开发·光纤收发·fmc 子卡·万兆光纤子卡·sfp+万兆光纤