基于zynq的图像视频处理项目二（待更新）
文章目录
- 基于zynq的图像视频处理项目二（待更新）
-
- 1.整体架构
- 2.整体的时钟和复位设计
- 3.详细方案设计
-
- [3.1 lwip的使用（待更新）](#3.1 lwip的使用（待更新）)
- [3.2 axi的读写（待更新）](#3.2 axi的读写（待更新）)
-
- [3.2.1 hp acp gp的区别](#3.2.1 hp acp gp的区别)
- [3.2.2 主ps通过gp0对从pl寄存器进行写操作](#3.2.2 主ps通过gp0对从pl寄存器进行写操作)
- [3.2.3 主pl通过hp和acp口对从ps端ddr的读写操作](#3.2.3 主pl通过hp和acp口对从ps端ddr的读写操作)
- [3.3 ps端对以太网数据包的处理流程（待更新）](#3.3 ps端对以太网数据包的处理流程（待更新）)
- [3.4 跨时钟域的处理（待更新）](#3.4 跨时钟域的处理（待更新）)
-
- [3.4.1 fifo多bit处理](#3.4.1 fifo多bit处理)
- [3.4.2 mux同步器的多bit处理](#3.4.2 mux同步器的多bit处理)
- [3.5 数据流处理过程中的bit反转（待更新）](#3.5 数据流处理过程中的bit反转（待更新）)
- [3.6 视频输出的处理](#3.6 视频输出的处理)
-
- [3.6.1 异构分辨率模式的兼容](#3.6.1 异构分辨率模式的兼容)
- [3.6.2 多元化比特位的选择](#3.6.2 多元化比特位的选择)
- 4.模块的验证
- 5.遇到的问题
- 6.时序分析
1.整体架构
2.整体的时钟和复位设计
时钟设计：
1.axi读写时钟：它由ps端给出的axi时钟150MHz
2.视频输出时钟：它由pll（clkin由ps端给出的100MHz）产生的108MHz(1280x1024 @60Hz)
3.用户自定义算法时钟：暂时定为与视频输出时钟相同
4.给到serdes的管脚时钟：为视频输出时钟的5倍
复位设计：（都通过了异步复位同步释放）
1.axi wr/rd复位：它由ps给出PS-PL configuration配置给出，通过复位ip核同步于ps端给出的axi时钟150MHz
2.视频输出复位：pll的locked信号
3.用户自定义算法模块复位：暂时定为与视频输出复位相同
3.详细方案设计
3.1 lwip的使用（待更新）
LwIP 是 Light Weight (轻型)IP 协议，有无操作系统的支持都可以运行。 LwIP 实现的重点是在保持 TCP 协议主要功能的基础上减少对 RAM 的占用，它只需十几 KB的 RAM 和 40K 左右的 ROM 就可以运行，这使 LwIP 协议栈适合在的嵌入式系统中使用。
采用Socket 模式，采用freertos10_xlinx里面的实时操作系统，选择server
注意上位机和板卡要在同一网段 192.168.1.xxx
改自己的网段
3.2 axi的读写（待更新）
3.2.1 hp acp gp的区别
ug585
https://blog.csdn.net/qq_41538901/article/details/132433375
3.2.2 主ps通过gp0对从pl寄存器进行写操作
pl端的寄存器使用PS端使用GP口访问，自己creat 一个axi lite的fpga从机程序，把要给pl其他模块用的信号引出来
怎么把数据写进pl端的寄存器呢？
用bit文件生成的platform里面有
基地址和偏移地址来存储数据