RAM_STYLE

RAM_STYLE指导Vivado合成工具如何推断设计中的内存。For

有关RAM编码样式的更多信息,请参阅Vivado Design Suite用户中的此链接

指南:合成(UG901)[参考文献18]。

默认情况下,该工具会根据给出最佳结果的启发式方法选择要推断的RAM类型

大多数设计的结果。将此属性放置在为RAM声明的数组上,或

层次结构级别,用于指导综合以推断特定风格的RAM。如果设置在某个级别

层次结构,这会影响该层次结构中的所有RAM。嵌套层次结构级别不是

影响。

此属性可以在RTL或XDC中设置。

架构支持

所有架构。

适用对象

•单元(get_cell):适用于RAM单元。

价值观

•块:指示工具推断块RAM类型组件。

•分布式:指示工具推断分布式LUT RAM。

•寄存器:指示工具推断寄存器而不是RAM。

•ultra:指示工具使用UltraScale+URAM图元。

重要提示:要恢复默认合成行为,必须删除RAM_STYLE属性

没有默认设置。
Syntax
Verilog Syntax
(* ram_style = "distributed" *) reg [data_size-1:0] myram [2**addr_size-1:0];
VHDL Syntax
attribute ram_style : string;
attribute ram_style of myram : signal is "distributed";
XDC Syntax
set_property ram_style distributed [get_cells myram]

相关推荐
XINVRY-FPGA3 小时前
XCAU10P-2SBVB484I Xilinx Artix UltraScale+ FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·dsp开发·射频工程·fpga
bnsarocket4 小时前
Verilog和FPGA的自学笔记7——流水灯与时序约束(XDC文件的编写)
笔记·fpga开发
ARM+FPGA+AI工业主板定制专家15 小时前
基于ZYNQ的目标检测算法硬件加速器优化设计
人工智能·目标检测·计算机视觉·fpga开发·自动驾驶
cycf15 小时前
时钟特性约束(四)
fpga开发
江苏学蠡信息科技有限公司1 天前
STM32中硬件I2C的时钟占空比
stm32·单片机·fpga开发
OliverH-yishuihan1 天前
FPGA 入门 3 个月学习计划表
学习·fpga开发
FPGA狂飙1 天前
传统FPGA开发流程的9大步骤是哪些?
fpga开发·verilog·fpga·vivado·xilinx
我爱C编程1 天前
【硬件片内测试】基于FPGA的完整DQPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·帧同步·viterbi译码·dqpsk·频偏锁定·定时点
szxinmai主板定制专家1 天前
【NI测试方案】基于ARM+FPGA的整车仿真与电池标定
arm开发·人工智能·yolo·fpga开发
爱吃汽的小橘2 天前
基于ads1256的ADC控制实现
fpga开发