RAM_STYLE

RAM_STYLE指导Vivado合成工具如何推断设计中的内存。For

有关RAM编码样式的更多信息,请参阅Vivado Design Suite用户中的此链接

指南:合成(UG901)[参考文献18]。

默认情况下,该工具会根据给出最佳结果的启发式方法选择要推断的RAM类型

大多数设计的结果。将此属性放置在为RAM声明的数组上,或

层次结构级别,用于指导综合以推断特定风格的RAM。如果设置在某个级别

层次结构,这会影响该层次结构中的所有RAM。嵌套层次结构级别不是

影响。

此属性可以在RTL或XDC中设置。

架构支持

所有架构。

适用对象

•单元(get_cell):适用于RAM单元。

价值观

•块:指示工具推断块RAM类型组件。

•分布式:指示工具推断分布式LUT RAM。

•寄存器:指示工具推断寄存器而不是RAM。

•ultra:指示工具使用UltraScale+URAM图元。

重要提示:要恢复默认合成行为,必须删除RAM_STYLE属性

没有默认设置。
Syntax
Verilog Syntax
(* ram_style = "distributed" *) reg [data_size-1:0] myram [2**addr_size-1:0];
VHDL Syntax
attribute ram_style : string;
attribute ram_style of myram : signal is "distributed";
XDC Syntax
set_property ram_style distributed [get_cells myram]

相关推荐
爱吃汽的小橘6 小时前
异步串口通信和逻辑分析仪
运维·服务器·网络·单片机·嵌入式硬件·fpga开发
bnsarocket11 小时前
Verilog和FPGA的自学笔记3——仿真文件Testbench的编写
笔记·fpga开发·verilog·自学
Eloudy1 天前
Verilog可综合电路设计:重要语法细节指南
fpga开发
ARM+FPGA+AI工业主板定制专家1 天前
基于ZYNQ FPGA+AI+ARM 的卷积神经网络加速器设计
人工智能·fpga开发·cnn·无人机·rk3588
szxinmai主板定制专家1 天前
基于 ZYNQ ARM+FPGA+AI YOLOV4 的电网悬垂绝缘子缺陷检测系统的研究
arm开发·人工智能·嵌入式硬件·yolo·fpga开发
ooo-p1 天前
FPGA学习篇——Verilog学习之计数器的实现
学习·fpga开发
bnsarocket2 天前
Verilog和FPGA的自学笔记1——FPGA
笔记·fpga开发·verilog·自学
最遥远的瞬间2 天前
一、通用的FPGA开发流程介绍
fpga开发
weixin_450907282 天前
第八章 FPGA 片内 FIFO 读写测试实验
fpga开发
cycf2 天前
以太网接口(一)
fpga开发