pcie-flow control

Vc initiation process:

(1)FC_INIT1

(2)FC_INIT2

While in FC_INIT1, block tx tlp using VCx

Non-flit mode

(1)FC1-P (2)FC1-NP (3)FC1-CPL -> all dedicated

Flit mode

CREDITS_CONSUMED

Count of the total number of FC units consumed by TLP Transmissions made since Flow Control initialization

CREDIT_LIMIT****is fromFC updatedllp

reflects all credit flow control updates, for each FC update received, if CREDIT_LIMIT is not equal to the update value, set CREDIT_LIMIT to the update value

Update_FC **内的Credit值是Rx FC Buffer初始Credit及所有从该Buffer取出的TLP数据占用Credit的总和,是累加的。**想要获知 Rx FC Buffer 余量,对于 Rx 端需要综合 CA 及 CR 两个计数器,对于 Tx 端则是 CL 及 CC 两个计数器

对于TX来说是CL-CC;

对于RX来说是CA-CR

CREDITS_ALLOCATED, Count of the total number of credits granted to the Transmitter since initialization

Rx一共允许tx发送多少内容,rx处理完毕相应的事务之后这个cnt增加,递增

CREDITS_RECEIVED, Count of the total number of FC units consumed by valid TLPs Received since Flow Control initialization

已经接收的数量

TLP进入Rx FC Buffer 之前,Receiver可判断 Rx FC Buffer是否有能力接收。若以下条件成立,表明 Rx FC Buffer 会溢出

相关推荐
1560820721912 小时前
基于7VX690T FPGA实现万兆TCP/IP资源和性能测试
网络协议·tcp/ip·fpga开发
nuoxin11420 小时前
GSV1011-富利威-HDMI芯片选型
arm开发·驱动开发·fpga开发·ffmpeg·射频工程
ChipCamp20 小时前
FPGA开发入门----1. Mux的三种写法,RTL的认知大提升!
fpga开发·时序逻辑·组合逻辑
XINVRY-FPGA2 天前
XCVP1802-2MSILSVC4072 AMD Xilinx Versal Premium Adaptive SoC FPGA
人工智能·嵌入式硬件·fpga开发·数据挖掘·云计算·硬件工程·fpga
9527华安2 天前
国产安路FPGA开发设计培训课程,提供开发板+工程源码+视频教程+技术支持
fpga开发·fpga·安路·视频教程·培训·安路fpga
UVM_ERROR3 天前
硬件设计实战:解决Valid单拍采样失效问题(附非阻塞赋值与时序对齐核心要点)
驱动开发·fpga开发·github·芯片
brave and determined3 天前
可编程逻辑器件学习(day36):从沙粒到智能核心:芯片设计、制造与封装的万字全景解析
fpga开发·制造·verilog·fpga·芯片设计·硬件设计·芯片制造
步达硬件3 天前
【FPGA】FPGA开发流程
fpga开发
我爱C编程4 天前
【仿真测试】基于FPGA的完整16QAM通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·16qam·帧同步·卷积编码·viterbi译码·维特比译码·频偏锁定
s09071364 天前
ZYNQ DMA to UDP 数据传输系统设计文档
网络协议·fpga开发·udp