pcie-flow control

Vc initiation process:

(1)FC_INIT1

(2)FC_INIT2

While in FC_INIT1, block tx tlp using VCx

Non-flit mode

(1)FC1-P (2)FC1-NP (3)FC1-CPL -> all dedicated

Flit mode

CREDITS_CONSUMED

Count of the total number of FC units consumed by TLP Transmissions made since Flow Control initialization

CREDIT_LIMIT****is fromFC updatedllp

reflects all credit flow control updates, for each FC update received, if CREDIT_LIMIT is not equal to the update value, set CREDIT_LIMIT to the update value

Update_FC **内的Credit值是Rx FC Buffer初始Credit及所有从该Buffer取出的TLP数据占用Credit的总和,是累加的。**想要获知 Rx FC Buffer 余量,对于 Rx 端需要综合 CA 及 CR 两个计数器,对于 Tx 端则是 CL 及 CC 两个计数器

对于TX来说是CL-CC;

对于RX来说是CA-CR

CREDITS_ALLOCATED, Count of the total number of credits granted to the Transmitter since initialization

Rx一共允许tx发送多少内容,rx处理完毕相应的事务之后这个cnt增加,递增

CREDITS_RECEIVED, Count of the total number of FC units consumed by valid TLPs Received since Flow Control initialization

已经接收的数量

TLP进入Rx FC Buffer 之前,Receiver可判断 Rx FC Buffer是否有能力接收。若以下条件成立,表明 Rx FC Buffer 会溢出

相关推荐
海涛高软1 小时前
verlog中阻塞赋值和非阻塞赋值
fpga开发
tiantianuser3 小时前
RDMA设计29:RoCE v2 发送及接收模块设计2
服务器·fpga开发·rdma·fpga设计·高速传输
9527华安5 小时前
FPGA实现GTP光口视频转USB3.0 UVC,基于Aurora8B10B+FT602芯片架构,提供4套工程源码和技术支持
fpga开发·gtp·usb3.0·uvc·aurora8b10b·ft602
zy135380675736 小时前
12V输入5V/2A输出升降压芯片AH4002
科技·单片机·物联网·fpga开发·硬件工程·智能电视
dadaobusi6 小时前
verilog的generate
fpga开发
从此不归路7 小时前
FPGA 结构与 CAD 设计(第2章)
ide·fpga开发
FPGA_小田老师7 小时前
FPGA例程(5):时钟(clock)分频倍频(PLL/MMCM)实验--vivado行为级仿真、综合后仿真和实现后仿真说明
fpga开发·pll·mmcm·run simulation·前仿真·后仿真
3有青年8 小时前
HPS cold reset pin和AVST configuration的功能和作用
fpga开发
3有青年1 天前
Altera FPGA操作系统支持的情况分析
fpga开发
国科安芯1 天前
卫星通讯导航FPGA供电单元DCDC芯片ASP4644S2B可靠性分析
单片机·嵌入式硬件·fpga开发·架构·安全性测试