pcie-flow control

Vc initiation process:

(1)FC_INIT1

(2)FC_INIT2

While in FC_INIT1, block tx tlp using VCx

Non-flit mode

(1)FC1-P (2)FC1-NP (3)FC1-CPL -> all dedicated

Flit mode

CREDITS_CONSUMED

Count of the total number of FC units consumed by TLP Transmissions made since Flow Control initialization

CREDIT_LIMIT****is fromFC updatedllp

reflects all credit flow control updates, for each FC update received, if CREDIT_LIMIT is not equal to the update value, set CREDIT_LIMIT to the update value

Update_FC **内的Credit值是Rx FC Buffer初始Credit及所有从该Buffer取出的TLP数据占用Credit的总和,是累加的。**想要获知 Rx FC Buffer 余量,对于 Rx 端需要综合 CA 及 CR 两个计数器,对于 Tx 端则是 CL 及 CC 两个计数器

对于TX来说是CL-CC;

对于RX来说是CA-CR

CREDITS_ALLOCATED, Count of the total number of credits granted to the Transmitter since initialization

Rx一共允许tx发送多少内容,rx处理完毕相应的事务之后这个cnt增加,递增

CREDITS_RECEIVED, Count of the total number of FC units consumed by valid TLPs Received since Flow Control initialization

已经接收的数量

TLP进入Rx FC Buffer 之前,Receiver可判断 Rx FC Buffer是否有能力接收。若以下条件成立,表明 Rx FC Buffer 会溢出

相关推荐
FPGA小徐9 小时前
深度神经网络FPGA设计进展、实现与展望
fpga开发
FPGA小徐12 小时前
FPGA数字信号处理(一)数字混频实现详解|NCO/DDS原理、有符号数避坑、直流滤除工程实战
fpga开发
Passionate.Z13 小时前
基于FPGA的CLAHE自适应限制对比度直方图均衡算法硬件verilog实现
图像处理·嵌入式硬件·算法·fpga开发·fpga
Szime1 天前
AD9694 国产替代方案:四通道高速 ADC 在通信与雷达项目中的选型参考
单片机·嵌入式硬件·fpga开发
kaizq1 天前
在线MakerChip虚拟FPGA设计动态仿真实践
fpga开发·mulerun·makerchip·virtualfpgalab·在线动态仿真·imacopilot
FPGA小徐1 天前
OV5640 摄像头 DDR3 缓存 HDMI/VGA 显示系统详解与
fpga开发
Monkey of Semi1 天前
ARTIX-7 FPGA 核心板学习之FPGA Xilinx 7 series 命名规则
fpga开发
ALINX技术博客1 天前
【黑金云课堂】FPGA技术教程Vitis开发:TCP以太网通信
网络协议·tcp/ip·fpga开发
FPGA小徐1 天前
FPGA 电赛信号叠加与分离项目 完整工程包
fpga开发
FPGA小徐1 天前
FPGA在做信号处理相比cpu的优势对比
fpga开发