ZYNQ-按键消抖

文章目录

基础知识

  • 数值表示:位宽进制值,如 2d0 表示 2 位宽十进制 0,这里的位宽是 bit, 1 bit = 8 byte
  • input 和 output 默认是 wire 类型
  • 关于 管脚约束中 I/O std 的选择:

管脚约束

代码

复制代码
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: LWX 
// 
// Create Date: 2025/08/03 17:38:28
// Design Name: 
// Module Name: key
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module key_module(
       input clk,   
       output reg LED,
       input key 
   );

   reg [1:0] mode = 2'd0;       // 2bit 十进制 0
   reg [19:0] cnt = 20'd0;
   reg [1:0] key_r = 2'b11;       // 接收按键状态的 2 位 reg
   reg key_value = 0;      // 按键值

   always@(posedge clk) begin      // 按键信号同步时钟
       key_r[1] <= key_r[0];
       key_r[0] <= key;
   end

   wire key_negedge = key_r[1] & ~key_r[0];    // 按下为 1,弹起为 0,标志按键状态的检测,只有前一刻为 1,这一刻为 0 才是 按下


   always@(posedge clk) begin
       case (mode)
           2'd0 : begin            // 初始状态
               cnt <= 20'd0;
               if (key_negedge)   mode <= 2'd1;

               
           end 
           2'd1: begin
               if (cnt < 20'd1000000) begin        // 计数中
                   cnt <= cnt + 1'b1;
               end
               else begin
                   if (key == 0) begin             // 如果按键按下且 20s 之内还是按下
                       key_value <= ~key_value;
                       mode <= 2'd2;
                   end
                   else
                       mode <= 2'd0;                            // 如果按键松开,回到初始状态
               end
           end
           2'd2: begin                             // 等待按键松开
               if (key == 1)
                   mode <= 2'd0;
           end
           default: mode <= 2'd0;
       endcase
   end

   always@(posedge clk) begin
       LED <= key_value;
   end


endmodule
相关推荐
JoYER_cc14 小时前
FPGA 调试实录:LED 闪烁程序从踩坑到仿真验证的完整经验总结
fpga开发
ktd00716 小时前
复旦微开发环境搭建流程备忘录
fpga开发
ERROR:9917 小时前
陈工,试试Agent开发FPGA
fpga开发
威嵌神州19 小时前
复旦微 FMQL100TAI 开发 8 问:仿真器、系统、接口高频问题解答
人工智能·嵌入式硬件·fpga开发
北京青翼科技20 小时前
青翼基于PCIe的VU13P FPGA信号处理板
fpga开发·fpga开发板·图像处理卡·pcie板卡
szxinmai主板定制专家21 小时前
NXP LS1046A 硬件方案: LS1046A+FPGA 异构加速架构实践
大数据·图像处理·人工智能·嵌入式硬件·fpga开发
Riwuarua2 天前
从近似0基础开始FPGA开发 -- part.14 JESD204协议、IP核与嵌入式初始化
fpga开发·jesd
第二层皮-合肥2 天前
Vivado 自动生成的 AXI‑Lite 从机 IP 的操作步骤
fpga开发
blue_ice .2 天前
Verilog DDS 数字信号发生器:DAC 输出模拟波形与 ADC 回采观测
开发语言·单片机·嵌入式硬件·fpga开发
薛定谔的bug~3 天前
【vivado】10G ibert 工程
fpga开发