FPGA开发:条件语句 × 循环语句

条件语句

1、if_else语句

if_else语句,用来判断是否满足所给定的条件,根据判断的结果(真或假)决定执行给出的两种操作之一。有如下3种表示方法:

if(表达式)语句;

例如:

cpp 复制代码
if(a>b) out1=int1;

if(表达式)

语句1;

else

语句2;

例如:

cpp 复制代码
if(a>b)
    out1=int1;
else
    out1=int2;

if(表达式1) 语句1;

else if(表达式2) 语句2;

else if(表达式3) 语句3;

......

else if(表达式n) 语句n;

else 语句m**;**

【注意】条件语句必须在过程块中使用,所谓过程块是指initialalways语句所引导的执行语句集合。除了这两种块语句引导的begin end块中可以编写条件语句外,模块中其他地方都不能编写。

**【注意】**表达式为0、x、z时均视为假。


2、case语句

case语句是一种多分支选择语句,有如下3种格式:

  • case(表达式) <case分支项> endcase
  • casex(表达式) <case分支项> endcase
  • casez(表达式) <case分支项> endcase

分支项如下:

cpp 复制代码
分支表达式1: 语句1;

分支表达式2: 语句2;

......

默认项(default项): 语句;

**【注意】**所有表达式位宽必须相同,常犯错误:用'bx,'bz代替n'bx,n'bz,因为x、z的默认宽度是机器的字节宽度(通常32位)。

【注意】对于casez ,不考虑高阻值z的比较过程,默认其与任何表达式比较后均为真。对于casex,不考虑z和x,默认其与任何表达式比较后均为真。


循环语句

1、forever语句

连续执行语句,格式如下:

cpp 复制代码
格式1:
forevr  语句;

格式2:
forever
    begin
        多条语句;
    end

**【注意】**其必须写在initial语句中。


2、repeat语句

连续执行一条语句n次,格式如下:

cpp 复制代码
格式1:
repeat(表达式)  语句;

格式2:
repeat(表达式)
    begin
        多条语句;
    end

3、while语句

执行某一条语句直到某个条件不满足。如果一开始就不满足条件,则语句一次也不会被执行。格式如下:

cpp 复制代码
格式1:
while(表达式)  语句;

格式2:
while(表达式)
    begin
        多条语句;
    end

4、for语句

cpp 复制代码
for(表达式1;表达式2;表达式3)
    语句;

与C语言中的for循环语句一样,通过以下三个步骤决定语句的循环执行:

  • 1、先给控制循环次数的变量赋初值。
  • 2、判定控制循环的表达式的值,如为假,则跳出循环语句;如为真,则执行指定的语句后,转到第3步。
  • 3、执行一条语句赋值语句来修正控制循环变量次数的变量值,然后返回第二步。

【注意】Verilog HDL中的四种循环,只有for循环能够用于综合电路,其余三种只能用来写TestBench仿真激励文件,综合电路使用更多的还是如下循环结构。

cpp 复制代码
generate
	for(表达式1 ; 表达式2 ; 表达式3)
         begin : 块名
			 循环语句;
		 end
endgenerate

块语句

块语句的作用就是将多条语句合并成一组,使它们像一条语句那样。

1、顺序块(过程块)

通过关键字begin-end 用于将多条语句组成顺序块。顺序块中的语句是一条一条按顺序执行的,只有前面的语句块执行完后才能执行后面的语句。

基本格式:

cpp 复制代码
begin:块名
    语句1;
    语句2;
    ......
    语句n;
end

begin后可加块名,块内声明语句可以是参数声明语句、reg型变量声明语句、integer型声明语句和real型变量声明语句。


2、并行块

并行块由关键字fork-join 声明,且并行块内的语句是同时执行的。

cpp 复制代码
fork:块名
    语句1;
    语句2;
    ......
    语句n;
join

fork后可加块名,语句块内的说明语句可以是参数说明语句、reg型变量声明语句、integer型变量声明语句、real型变量声明语句、time型变量声明语句和事件(event)说明语句。

**【注意】**如果两条语句在同一时刻对同一个变量产生影响,那么将会引起隐含的竞争。

【注意】块可以拥有自己的名字,这种称之为命名块。 特点如下:

|-------------------------|
| 命名块中可以声明局部变量 |
| 命名块中的变量可以通过层次名引用被访问 |
| 命名块可以被禁用(disable 块名;) |


相关推荐
ehiway3 小时前
中科亿海微牵头构建国产化FPGA/EDA生态 以协同创新破解“卡脖子”难题
fpga开发
华舞灵瞳3 小时前
学习FPGA(六)锁相环
学习·fpga开发
leo__5203 小时前
基于两步成像算法的聚束模式SAR MATLAB实现
开发语言·算法·matlab
前端小白在前进4 小时前
力扣刷题:在排序数组中查找元素的第一个和最后一个位置
数据结构·算法·leetcode
FPGA小迷弟4 小时前
Modelsim仿真软件的,安装/破解/使用教程大全
fpga开发·fpga·modelsim·fpga仿真·rtl仿真
某林2125 小时前
基于SLAM Toolbox的移动机器人激光建图算法原理与工程实现
stm32·嵌入式硬件·算法·slam
修炼地5 小时前
代码随想录算法训练营第四十三天 | 图论理论基础、深搜理论基础、卡码网98. 所有可达路径、797. 所有可能的路径、广搜理论基础
算法·深度优先·图论
iAkuya5 小时前
(leetcode)力扣100 23反转链表(迭代||递归)
算法·leetcode·链表
剪一朵云爱着5 小时前
PAT 1095 Cars on Campus
算法·pat考试
DTI07015 小时前
xilinx的vivado工具综合一直转圈圈,卡死后如何解决?
嵌入式硬件·fpga开发