在存储技术飞速发展的当下,长江存储(YMTC)的 Xtacking 4.0(Gen5)技术备受瞩目。本文将深入分析该技术与此前的 Xtacking 2.0(128L,Gen3)和 Xtacking 3.0(232L,Gen4)之间的差异。
一、技术背景
YMTC 的 3D NAND Gen1 是首款用于安全 USB 应用的 MLC 芯片,但并非 Xtacking(混合键合)结构。从 Gen2 到 Gen5 则采用了两片晶圆直接键合技术的 Xtacking 工艺。Xtacking 4.0 Gen5 集成了各种前沿技术,旨在提高存储密度、速度、性能和能效。
二、主要差异
(一)结构设计
- Centered X-DEC die design(中心 X-DEC 芯片设计):Xtacking 4.0 的 160L TLC 芯片采用中心 - XDEC 架构,与边缘 - XDEC 设计相比,可将 WL 电容减半,降低 RC 负载和 RC 延迟(tRC)。这减少了 WL 稳定时间和充电 WL 所需的电流,从而提高了读写性能。
- Back side source connect(BSSC,背面源极连接):YMTC 在 Xtacking 3.0 产品中引入了 BSSC,Xtacking 4.0 的 160L 芯片也应用了该技术。通过翻转的 NAND 阵列芯片实现混合键合结构,BSSC 进一步优化了芯片性能。
(二)工艺改进
- Reduced vertical gate pitch(减小垂直栅极间距):有助于提高存储密度。
- 20 vertical channel(VC)hole design without dummy holes(20 个无虚设孔的垂直通道孔设计):今年早些时候,铠侠 / 西部数据(KIOXIA/WD)已发布采用 20 个 VC 孔 OPS 单元设计的 BiCS8 218L 产品。YMTC 的 Xtacking 4.0 芯片也采用了这种设计,所有 20 个孔均为有效孔,有效 VC 间距为 155nm,是目前最小的,与 KIOXIA/WD BiCS8 CBA 218L 1Tb TLC 芯片相同。
(三)性能提升
- Relatively reduced die size(相对减小的芯片尺寸):512Gb 芯片的尺寸为 40.44mm²,相对较小的芯片尺寸有助于提高集成度。
- Relatively increased bit density(相对增加的位密度):160L TLC 芯片的位密度为 12.66Gb/mm²,更高的位密度意味着在相同空间内可以存储更多数据。
- Relatively larger block size with more pages and strings(相对较大的块尺寸,具有更多页面和串):为 160L 芯片设计的相对较大的块尺寸,以及更多的页面和串,有助于提高存储性能和读写速度。
三、技术影响
- 市场竞争:随着铠侠 / 西部数据的 BiCS8 218L CBA 芯片和 YMTC 的 Xtacking 3D NAND 产品在市场上的流行,三星、SK 海力士和美光也将很快采用混合键合技术。这表明 Xtacking 技术在行业内的影响力不断扩大,推动了存储技术的竞争与发展。
- 应对制裁 :YMTC 将通过推进 Xtacking 技术、提高工艺成熟度、提高制造良率和实现产品多样化,来减少美国制裁对工具的影响。这显示了 YMTC 在面对外部压力时的积极应对策略和技术创新能力。
综上所述,YMTC 的 Xtacking 4.0(Gen5)技术在结构、工艺和设计方面都取得了重大突破,与前几代技术相比,在存储密度、性能和能效等方面都有了显著提升。随着技术的不断发展,我们期待 YMTC 在存储领域继续发挥重要作用,为用户带来更高效、更可靠的存储解决方案。