Modelsim SE-64 2020.4关闭优化

一、问题起源

本人由于之前一直使用AMD的板子,使用vivado自带仿真器进行功能仿真,由于自带的页面简洁和仿真时间自己还都可以接受就没有什么modelsim联合仿真,又因准备FPGA大赛的国产FPGA易灵思的题目,使用Efinity+Modelsim,Modelsim进行仿真。

而我,刚刚从流水灯开始,做一个仿真,添加源文件和仿真文件后,start simulate 后,tb文件下没有例化的源文件,反复新建工程,也未能发现问题,后来询问Mingming9大佬得以解决,Modelsim把代码优化掉了。

二、关闭优化

按红框圈出来的操作就可以顺利解决

相关推荐
喵喵苗2 小时前
FPGA Verilog 入门避坑:寄存器与锁存器的本质区别 & 为什么时序逻辑缺 else 不会生成锁存器
fpga开发
Thinker3613 小时前
笔记本外接创新5.1声卡实战:M.2转PCIe软排线方案 vs 雷电扩展卡方案对比
fpga开发·声卡·笔记本外接pcie·显卡坞
传感器与混合集成电路7 小时前
136通道采集模块SPI接口设计:协议结构、时序要求与多模块级联扩展方案
fpga开发
ALINX技术博客1 天前
AMD MoP 封装策略解读 | HBM 大热,为何 AMD Versal 系列反选 LPDDR5X?
fpga开发·fpga·amd·versal
zlinear数据采集卡1 天前
从万用表的6步调零到硅片级微秒自校准:硬核拆解LHAMP188的宽压轨到轨与零漂移实战
arm开发·stm32·单片机·嵌入式硬件·fpga开发
Rambo.xia1 天前
AXI-Stream反压与背靠背传输——TREADY反压丢帧、TDEST路由错误、反压死锁,流式数据一反压就出事
fpga开发
传感器与混合集成电路1 天前
128路模拟通道轮询切换技术解析:模拟开关配置机制与精度影响抑制策略
嵌入式硬件·fpga开发
国科安芯1 天前
ASC8T245S 8通道电平转换设计实战:从系统架构到QFN24 Layout再到量产测试
网络·单片机·物联网·安全·fpga开发·系统架构
传感器与混合集成电路2 天前
基于FPGA与ADC协同架构的高密度数据采集模块设计原理与应用场景分析
fpga开发·架构
Rambo.xia2 天前
10Gbps实时图像重采样:一个FPGA项目的完整交付复盘
fpga开发