Modelsim SE-64 2020.4关闭优化

一、问题起源

本人由于之前一直使用AMD的板子,使用vivado自带仿真器进行功能仿真,由于自带的页面简洁和仿真时间自己还都可以接受就没有什么modelsim联合仿真,又因准备FPGA大赛的国产FPGA易灵思的题目,使用Efinity+Modelsim,Modelsim进行仿真。

而我,刚刚从流水灯开始,做一个仿真,添加源文件和仿真文件后,start simulate 后,tb文件下没有例化的源文件,反复新建工程,也未能发现问题,后来询问Mingming9大佬得以解决,Modelsim把代码优化掉了。

二、关闭优化

按红框圈出来的操作就可以顺利解决

相关推荐
fei_sun2 小时前
面经、笔试(持续更新中)
fpga开发·面试
xixixi777772 小时前
通信领域的“中国速度”:从5G-A到6G,从地面到星空
人工智能·5g·安全·ai·fpga开发·多模态
Nobody334 小时前
Verilog always语句详解:从组合逻辑到时序逻辑
fpga开发
李嘉图Ricado6 小时前
FPGA 时序约束与分析
fpga开发
白又白、9 小时前
时序优化和上板调试小结
fpga开发
Z22ZHaoGGGG11 小时前
verilog实现采样电流有效值的计算
fpga开发
fei_sun11 小时前
牛客Verilog刷题篇
fpga开发
my_daling14 小时前
DSMC通信协议理解,以及如何在FPGA上实现DSMC从设备(1)
学习·fpga开发
fei_sun1 天前
FPGA&数字前端
fpga开发
尤老师FPGA1 天前
HDMI数据的接收发送实验(九)
fpga开发