Modelsim SE-64 2020.4关闭优化

一、问题起源

本人由于之前一直使用AMD的板子,使用vivado自带仿真器进行功能仿真,由于自带的页面简洁和仿真时间自己还都可以接受就没有什么modelsim联合仿真,又因准备FPGA大赛的国产FPGA易灵思的题目,使用Efinity+Modelsim,Modelsim进行仿真。

而我,刚刚从流水灯开始,做一个仿真,添加源文件和仿真文件后,start simulate 后,tb文件下没有例化的源文件,反复新建工程,也未能发现问题,后来询问Mingming9大佬得以解决,Modelsim把代码优化掉了。

二、关闭优化

按红框圈出来的操作就可以顺利解决

相关推荐
bigbig猩猩10 小时前
FPGA(现场可编程门阵列)的时序分析
fpga开发
Terasic友晶科技15 小时前
第2篇 使用Intel FPGA Monitor Program创建基于ARM处理器的汇编或C语言工程<二>
fpga开发·汇编语言和c语言
码农阿豪16 小时前
基于Zynq FPGA对雷龙SD NAND的测试
fpga开发·sd nand·spi nand·spi nand flash·工业级tf卡·嵌入式tf卡
江山如画,佳人北望17 小时前
EDA技术简介
fpga开发
淘晶驰AK17 小时前
电子设计竞赛准备经历分享
嵌入式硬件·fpga开发
最好有梦想~17 小时前
FPGA时序分析和约束学习笔记(4、IO传输模型)
笔记·学习·fpga开发
檀越剑指大厂18 小时前
【基于Zynq FPGA对雷龙SD NAND的测试】
fpga开发
9527华安2 天前
FPGA视频GTH 8b/10b编解码转PCIE3.0传输,基于XDMA中断架构,提供工程源码和技术支持
fpga开发·音视频·pcie·gth·xdma·pcie3.0
爱奔跑的虎子2 天前
FPGA实现以太网(一)、以太网基础知识
fpga开发·以太网·fpga·vivado
li星野2 天前
PL端:LED闪烁
fpga开发·zynq