Modelsim SE-64 2020.4关闭优化

一、问题起源

本人由于之前一直使用AMD的板子,使用vivado自带仿真器进行功能仿真,由于自带的页面简洁和仿真时间自己还都可以接受就没有什么modelsim联合仿真,又因准备FPGA大赛的国产FPGA易灵思的题目,使用Efinity+Modelsim,Modelsim进行仿真。

而我,刚刚从流水灯开始,做一个仿真,添加源文件和仿真文件后,start simulate 后,tb文件下没有例化的源文件,反复新建工程,也未能发现问题,后来询问Mingming9大佬得以解决,Modelsim把代码优化掉了。

二、关闭优化

按红框圈出来的操作就可以顺利解决

相关推荐
Saniffer_SH2 小时前
【每日一题】PCIe答疑 - 接大量 GPU 时主板不认设备或无法启动和MMIO的可能关系?
运维·服务器·网络·人工智能·驱动开发·fpga开发·硬件工程
会编程是什么感觉...2 小时前
硬件 - 常见通信协议整合
单片机·嵌入式硬件·fpga开发
Saniffer_SH3 小时前
【每日一题】讲讲PCIe链路训练和枚举的前后关系
运维·服务器·网络·数据库·驱动开发·fpga开发·硬件工程
s09071368 小时前
ZYNQ 中 AXI BRAM 的使用详细的说明。
fpga开发·zynq
哎呦喂研究院12 小时前
FPGA:重构硬件逻辑的柔性算力核心,国产替代的破局关键
fpga开发
国科安芯21 小时前
国产RISC-V架构MCU在工控系统中的节能性分析
网络·单片机·嵌入式硬件·fpga开发·性能优化·架构·risc-v
博览鸿蒙1 天前
集成电路基础知识经典问答(面向 FPGA 工程师版)
fpga开发
s09071361 天前
Xilinx FPGA 中ADC 数据下变频+ CIC 滤波
算法·fpga开发·fpga·zynq
9527华安1 天前
FPGA纯verilog实现JESD204B协议,基于AD9208数据接收,提供工程源码和技术支持
fpga开发·xilinx·jesd204b·ad9208·uv9p·vcu118
范纹杉想快点毕业1 天前
FPGA面试百问:从基础到实战全解析
fpga开发