Modelsim SE-64 2020.4关闭优化

一、问题起源

本人由于之前一直使用AMD的板子,使用vivado自带仿真器进行功能仿真,由于自带的页面简洁和仿真时间自己还都可以接受就没有什么modelsim联合仿真,又因准备FPGA大赛的国产FPGA易灵思的题目,使用Efinity+Modelsim,Modelsim进行仿真。

而我,刚刚从流水灯开始,做一个仿真,添加源文件和仿真文件后,start simulate 后,tb文件下没有例化的源文件,反复新建工程,也未能发现问题,后来询问Mingming9大佬得以解决,Modelsim把代码优化掉了。

二、关闭优化

按红框圈出来的操作就可以顺利解决

相关推荐
通信小小昕8 小时前
FPGA|Verilog-SPI驱动
fpga开发·蓝桥杯·优化·verilog·spi·竞赛
TJ_Dream9 小时前
clk_prepare函数详细解析
驱动开发·fpga开发
起床学FPGA15 小时前
IBUF和BUFG
fpga开发
_Hello_Panda_19 小时前
基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案分享
fpga开发
数字芯片实验室20 小时前
3-2 深入解析数字电路设计中的竞争条件及解决策略
fpga开发
c-u-r-ry301 天前
009---基于Verilog HDL的单比特信号边沿检测
嵌入式硬件·fpga开发
数字芯片实验室1 天前
【AI速读】突破形式验证的极限:数据包协议验证实战指南
fpga开发
博览鸿蒙2 天前
Verilog学习方法—基础入门篇(二)
fpga开发
博览鸿蒙2 天前
Verilog学习方法—基础入门篇(一)
fpga开发
qq_416560202 天前
fmql之Linux WDT
linux·fpga开发