Modelsim SE-64 2020.4关闭优化

一、问题起源

本人由于之前一直使用AMD的板子,使用vivado自带仿真器进行功能仿真,由于自带的页面简洁和仿真时间自己还都可以接受就没有什么modelsim联合仿真,又因准备FPGA大赛的国产FPGA易灵思的题目,使用Efinity+Modelsim,Modelsim进行仿真。

而我,刚刚从流水灯开始,做一个仿真,添加源文件和仿真文件后,start simulate 后,tb文件下没有例化的源文件,反复新建工程,也未能发现问题,后来询问Mingming9大佬得以解决,Modelsim把代码优化掉了。

二、关闭优化

按红框圈出来的操作就可以顺利解决

相关推荐
草原上唱山歌9 小时前
为什么编程很难?
c语言·vscode·fpga开发
原机小子1 天前
嵌入式系统开发利器:深入解析MATLAB嵌入式系统工具箱
开发语言·matlab·fpga开发
步达硬件1 天前
【FPGA】IO接口标准
单片机·嵌入式硬件·fpga开发
步达硬件1 天前
【FPGA】编程方式
笔记·单片机·嵌入式硬件·fpga开发
伊丽莎白鹅1 天前
数字IC设计\FPGA 职位经典笔试面试整理--语法篇 Verilog && System Verilog(部分)
fpga开发·面试
武汉凯迪正大电气2 天前
武汉凯迪正大—变压器空负载特性参数测试仪 变压器容量及损耗参数测试仪
fpga开发
IM_DALLA2 天前
【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL16
学习·fpga开发
IM_DALLA2 天前
【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL18
学习·fpga开发
芯冰乐2 天前
综合时如何计算net delay?
后端·fpga开发