vivado中除法器ip核的使用

看了很多博客,都没写清楚,害

我要实现

reg [9:0] a; 被除数

reg [16:0] b; 除数

wire [39:0] res; 结果

wire [15:0] real_shan;

要实现a/b

则如下这么配置

选择经过几个周期出结果

复制代码
wire [39:0] res;
// dly5 
div_gen_0 div_gen_0_inst (
  .aclk(clk),                                      // input wire aclk
  .s_axis_divisor_tvalid(1 ),    // input wire s_axis_divisor_tvalid  使能信号
  .s_axis_divisor_tdata(b ),      // input wire 
  
  .s_axis_dividend_tvalid(1 ),  // input wire s_axis_dividend_tvalid   使能信号
  .s_axis_dividend_tdata(a ),    // input wir 
  .m_axis_dout_tvalid( ),          // output wire 
  .m_axis_dout_tdata(res )            // output wire  
);

assign real_shan = res [39:24];
相关推荐
尤老师FPGA10 小时前
使用DDR4控制器实现多通道数据读写(二十)
fpga开发
千宇宙航14 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十一课——高斯下采样后图像还原的FPGA实现
图像处理·计算机视觉·fpga开发
千宇宙航15 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十课——图像还原的FPGA实现
fpga开发
霖0018 小时前
神经网络项目--基于FPGA的AI简易项目(1-9图片数字识别)
人工智能·pytorch·深度学习·神经网络·机器学习·fpga开发
chuy70019 小时前
FPGA——ZYNQ7020学习日记(PS端)4(开始PS控制VGA显示)
学习·fpga开发
hahaha601621 小时前
使用./lspci -vvv查看PCIE链路信息
网络·fpga开发
leo__5202 天前
如何在硬件中进行有效地调试
fpga开发
fei_sun2 天前
【FPGA】AXI总线协议
fpga开发
无证驾驶梁嗖嗖2 天前
16路串口光纤通信FPGA项目实现指南 - 第二部分(下)
fpga开发
minglie13 天前
zynq分频的例子
fpga开发