vivado中除法器ip核的使用

看了很多博客,都没写清楚,害

我要实现

reg [9:0] a; 被除数

reg [16:0] b; 除数

wire [39:0] res; 结果

wire [15:0] real_shan;

要实现a/b

则如下这么配置

选择经过几个周期出结果

复制代码
wire [39:0] res;
// dly5 
div_gen_0 div_gen_0_inst (
  .aclk(clk),                                      // input wire aclk
  .s_axis_divisor_tvalid(1 ),    // input wire s_axis_divisor_tvalid  使能信号
  .s_axis_divisor_tdata(b ),      // input wire 
  
  .s_axis_dividend_tvalid(1 ),  // input wire s_axis_dividend_tvalid   使能信号
  .s_axis_dividend_tdata(a ),    // input wir 
  .m_axis_dout_tvalid( ),          // output wire 
  .m_axis_dout_tdata(res )            // output wire  
);

assign real_shan = res [39:24];
相关推荐
电子凉冰7 小时前
FPGA入门-状态机
fpga开发
Aczone288 小时前
硬件(十)IMX6ULL 中断与时钟配置
arm开发·单片机·嵌入式硬件·fpga开发
晓晓暮雨潇潇12 小时前
Serdes专题(1)Serdes综述
fpga开发·serdes·diamond·latticeecp3
XINVRY-FPGA12 小时前
XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGA
arm开发·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga
嵌入式-老费21 小时前
Zynq开发实践(FPGA之第一个vivado工程)
fpga开发
贝塔实验室21 小时前
两种常用的抗单粒子翻转动态刷新方法
论文阅读·经验分享·笔记·科技·学习·程序人生·fpga开发
minglie11 天前
zynq arm全局计时器和私有定时器
fpga开发
章咸鱼121381 天前
nios simple soket tcp在面对arp洪流时崩溃的处理
fpga开发·tcp
望获linux2 天前
望获实时Linux:亚微秒级时间控制
linux·运维·服务器·计算机·fpga开发·嵌入式软件·飞腾
嵌入式-老费2 天前
Zynq开发实践(FPGA之spi实现)
fpga开发