vivado中除法器ip核的使用

看了很多博客,都没写清楚,害

我要实现

reg [9:0] a; 被除数

reg [16:0] b; 除数

wire [39:0] res; 结果

wire [15:0] real_shan;

要实现a/b

则如下这么配置

选择经过几个周期出结果

复制代码
wire [39:0] res;
// dly5 
div_gen_0 div_gen_0_inst (
  .aclk(clk),                                      // input wire aclk
  .s_axis_divisor_tvalid(1 ),    // input wire s_axis_divisor_tvalid  使能信号
  .s_axis_divisor_tdata(b ),      // input wire 
  
  .s_axis_dividend_tvalid(1 ),  // input wire s_axis_dividend_tvalid   使能信号
  .s_axis_dividend_tdata(a ),    // input wir 
  .m_axis_dout_tvalid( ),          // output wire 
  .m_axis_dout_tdata(res )            // output wire  
);

assign real_shan = res [39:24];
相关推荐
尤老师FPGA8 小时前
LVDS系列9:Xilinx 7系可编程输入延迟(二)
单片机·嵌入式硬件·fpga开发
内有小猪卖12 小时前
时序约束 记录
fpga开发
Cao12345678932115 小时前
FPGA时钟设计
fpga开发
JNTeresa18 小时前
锁存器知识点详解
fpga开发
Cao12345678932121 小时前
FPGA基础之基础语法
fpga开发
一大Cpp21 小时前
通过Quartus II实现Nios II编程
fpga开发
7yewh1 天前
Verilog 语法 (二)
fpga开发
边缘计算社区1 天前
FPGA与边缘AI:计算革命的前沿力量
人工智能·fpga开发
S&Z34631 天前
[官方IP] Shift RAM
网络协议·tcp/ip·fpga开发
S&Z34632 天前
[FPGA Video IP] Video Processing Subsystem
网络协议·tcp/ip·fpga开发·video