【FPGA开发】Modelsim如何给信号分组

前面已经发布过了一篇关于 Modelsim 的入门使用教程,针对的基本是只有一个源文件加一个仿真tb文件的情况,而实际的工程应用中,往往是顶层加多个底层的源文件结构,如果不对信号进行一定的分组,就会显得杂乱不堪,本文就此介绍一下在Modelsim中,如何对信号进行分组。

方法:

在左侧信号栏,先选中一个信号,再按住键盘"shift"键,同时按住鼠标左键拖动要选择的所有信号,右击鼠标,有一个group选项,点击它。

然后再对这个组进行命名即可。

​ 我这里是以文件为单位分组的,最后的结果如下图所示。

我这里显示的No Data是因为在操作之前,我只对key_debounce组进行了仿真,在这之后才加入了key_beep文件的信号,由于系统时钟和复位两者用的是同一个信号,所以它们两个会有值。要解决这个问题,可以直接重新仿真跑一段时间即可。

相关推荐
傻智智爱吃糖31 分钟前
Xilinx 7系列fpga在线升级和跳转
fpga开发
hahaha60166 小时前
ARINC818协议(二)
网络·fpga开发
weixin_467209287 小时前
ZYNQ系列SOC或FPGA常用核心电源方案选型
fpga开发
Seele Vollerei❀1 天前
FPGA-DDS技术的波形发生器
fpga开发
2201_755183711 天前
【FPGA】——DDS信号发生器设计
fpga开发
芯语新源1 天前
designware IP如何被FPGA综合
fpga开发
Born_t0ward1 天前
基于FPGA实现BPSK 调制
fpga开发
且听风吟5671 天前
深度为16,位宽8bit的单端口SRAM——学习记录
学习·fpga开发
鸡精拌饭1 天前
FPAG IP核调用小练习
fpga开发
爱喝西北风的东北风1 天前
DDS波形发生器仿真及技术原理
单片机·嵌入式硬件·fpga开发