【FPGA开发】Modelsim如何给信号分组

前面已经发布过了一篇关于 Modelsim 的入门使用教程,针对的基本是只有一个源文件加一个仿真tb文件的情况,而实际的工程应用中,往往是顶层加多个底层的源文件结构,如果不对信号进行一定的分组,就会显得杂乱不堪,本文就此介绍一下在Modelsim中,如何对信号进行分组。

方法:

在左侧信号栏,先选中一个信号,再按住键盘"shift"键,同时按住鼠标左键拖动要选择的所有信号,右击鼠标,有一个group选项,点击它。

然后再对这个组进行命名即可。

​ 我这里是以文件为单位分组的,最后的结果如下图所示。

我这里显示的No Data是因为在操作之前,我只对key_debounce组进行了仿真,在这之后才加入了key_beep文件的信号,由于系统时钟和复位两者用的是同一个信号,所以它们两个会有值。要解决这个问题,可以直接重新仿真跑一段时间即可。

相关推荐
风已经起了9 小时前
FPGA学习笔记——图像锐化之Sobel算子
图像处理·笔记·学习·fpga开发·fpga
156082072199 小时前
多相DDC数据FIR抽取滤波实例
fpga开发
li星野12 小时前
打工人日报#20250927
fpga开发
风已经起了14 小时前
FPGA学习笔记——图像锐化之非锐化掩蔽
图像处理·笔记·学习·fpga开发·fpga
荆白雪14 小时前
verilog
fpga开发
小张爱学习哦16 小时前
带符号整数乘法器设计
学习·fpga开发·硬件工程
尤老师FPGA1 天前
LVDS系列30:Xilinx 7系 ADC LVDS接口参考设计(一)
单片机·嵌入式硬件·fpga开发
小灰灰的FPGA1 天前
29.9元汉堡项目:基于matlab+FPGA的FFT寻峰算法实现
算法·matlab·fpga开发
国科安芯1 天前
AS32S601ZIT2型MCU:基于RISC-V架构的抗辐照设计与试验评估
网络·单片机·嵌入式硬件·fpga开发·架构·硬件架构·risc-v
xiaoxusun06212 天前
【最终章】-串口收发指令处理器-Verilog语法学习EP12
学习·fpga开发