【FPGA开发】Modelsim如何给信号分组

前面已经发布过了一篇关于 Modelsim 的入门使用教程,针对的基本是只有一个源文件加一个仿真tb文件的情况,而实际的工程应用中,往往是顶层加多个底层的源文件结构,如果不对信号进行一定的分组,就会显得杂乱不堪,本文就此介绍一下在Modelsim中,如何对信号进行分组。

方法:

在左侧信号栏,先选中一个信号,再按住键盘"shift"键,同时按住鼠标左键拖动要选择的所有信号,右击鼠标,有一个group选项,点击它。

然后再对这个组进行命名即可。

​ 我这里是以文件为单位分组的,最后的结果如下图所示。

我这里显示的No Data是因为在操作之前,我只对key_debounce组进行了仿真,在这之后才加入了key_beep文件的信号,由于系统时钟和复位两者用的是同一个信号,所以它们两个会有值。要解决这个问题,可以直接重新仿真跑一段时间即可。

相关推荐
tiantianuser4 小时前
RDMA简介5之RoCE v2队列
fpga开发·verilog·fpga·rdma·高速传输·rocev2
碎碎思5 小时前
打破延迟极限的 FPGA 机械键盘
fpga开发·计算机外设
hahaha60161 天前
Flash烧录速度和加载配置速度(纯FPGA & ZYNQ)
fpga开发
hahaha60161 天前
ARINC818编解码设计FPGA实现
fpga开发
XMAIPC_Robot1 天前
基于RK3568的多网多串电力能源1U机箱解决方案,支持B码,4G等
linux·fpga开发·能源·边缘计算
广药门徒1 天前
在使用一些不用驱动大电流的设备就可以用stm32的自己的上下拉但是本身上下拉不就是给iicspi这些他通信给信号的吗中怎么还跟驱动能力扯上了有什么场景嘛
stm32·单片机·fpga开发
hahaha60161 天前
XDMA pcie环路测试
fpga开发
XMAIPC_Robot2 天前
基于FPGA + JESD204B协议+高速ADC数据采集系统设计
fpga开发
XMAIPC_Robot2 天前
基于RK3576+FPGA+AI工业控制器的工地防护检测装备解决方案
人工智能·fpga开发
XMAIPC_Robot3 天前
基于 ZYNQ UltraScale+ OV5640的高速图像传输系统设计,支持国产替代
linux·数码相机·fpga开发·架构·边缘计算