高速传输处理项目
此项目涉及较多协议和接口，有较复杂的系统顶层框图设计。在涉及设备较多的应用场景中，需要涉及一款PCI-E板卡，将多个子系统的数据汇总上传到PC或服务器上。在此项目中有3路数据源，分别是:srio数据， aurora数据， 千兆网数据。最终要汇总所有数据通过PCI-E上传到PC或服务器。此项目综合较多的接口，其中涉及的多路数据互传与缓存是项目的难点所在。
项目框图
项目具体代码可以查看主页加联系方式 或者直接csdn后台私信
相关推荐
9527华安5 小时前
FPGA实现40G网卡NIC，基于PCIE4C+40G/50G Ethernet subsystem架构，提供工程源码和技术支持search77 小时前
写Verilog 的环境：逻辑综合、逻辑仿真search713 小时前
Verilog 语法介绍 1-1结构小眼睛FPGA17 小时前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例幸运学者18 小时前
xilinx axi datamover IP使用demo搬砖的小码农_Sky18 小时前
XILINX Zynq-7000系列FPGA的架构热爱学习地派大星1 天前
FPGA矩阵算法实现热爱学习地派大星1 天前
Xilinx FPGA功耗评估搬砖的小码农_Sky1 天前
XILINX Ultrascale+ Kintex系列FPGA的架构XvnNing1 天前
【Verilog硬件语言学习笔记4】FPGA串口通信