高速传输处理项目
此项目涉及较多协议和接口，有较复杂的系统顶层框图设计。在涉及设备较多的应用场景中，需要涉及一款PCI-E板卡，将多个子系统的数据汇总上传到PC或服务器上。在此项目中有3路数据源，分别是:srio数据， aurora数据， 千兆网数据。最终要汇总所有数据通过PCI-E上传到PC或服务器。此项目综合较多的接口，其中涉及的多路数据互传与缓存是项目的难点所在。
项目框图
项目具体代码可以查看主页加联系方式 或者直接csdn后台私信
相关推荐
Js_cold2 天前
Verilog函数functionJs_cold2 天前
Verilog任务taskbrave and determined2 天前
可编程逻辑器件学习(day3)：FPGA设计方法、开发流程与基于FPGA的SOC设计详解Lee_yayayayaya2 天前
锁相环技术及FPGA实现Js_cold2 天前
Verilog局部参数localparampromising-w2 天前
【FPGA】使用移位实现LED流水灯爱吃汽的小橘2 天前
ZYNQ介绍ThreeYear_s3 天前
电力电子技术学习路径与FPGA/DSP技术结合方向（gemini生成）奋斗的牛马3 天前
FPGA—ZYNQ学习spi(六）GateWorld3 天前
FPGA核心约束类型与语法