Exams/m2014 q4k

复制代码
module top_module (
    input clk,
    input resetn,   // synchronous reset
    input in,
    output out);
    reg q1,q2,q3;
    always@(posedge clk)begin
        if(~resetn)begin
            q1 <=0;
         q2 <=0;
         q3 <=0;
            out<=0;
        end
        else
            begin
            q1 <= in;
            q2 <= q1;
            q3 <= q2;
             out<=q3;
            
            end    
    end
endmodule

以上代码是根据逻辑写的,细看好像是循环左移位。移3位

复制代码
module top_module (
    input logic clk,
    input logic resetn,   // synchronous reset
    input logic in,
    output logic out);
    
    var logic [3:0] Q ;
    
    always@(posedge clk) begin
        if(!resetn)    
            Q <= 0 ;
        else            
            Q <= {in,Q[3:1]} ;
    end
    
    assign out = Q[0] ;

endmodule
相关推荐
风_峰3 天前
Ubuntu Linux SD卡分区操作
嵌入式硬件·ubuntu·fpga开发
FPGA_Linuxer3 天前
FPGA 40 DAC线缆和光模块带光纤实现40G UDP差异
网络协议·fpga开发·udp
风_峰3 天前
Petalinux相关配置——ZYNQ通过eMMC启动
嵌入式硬件·ubuntu·fpga开发
风_峰3 天前
【ZYNQ开发篇】Petalinux和电脑端的静态ip地址配置
网络·嵌入式硬件·tcp/ip·ubuntu·fpga开发
碎碎思4 天前
一块板子,玩转 HDMI、USB、FPGA ——聊聊开源项目 HDMI2USB-Numato-Opsis
fpga开发
ooo-p4 天前
FPGA学习篇——Verilog学习Led灯的实现
学习·fpga开发
嵌入式-老费4 天前
Zynq开发实践(FPGA之选择开发板)
fpga开发
风_峰4 天前
PuTTY软件访问ZYNQ板卡的Linux系统
linux·服务器·嵌入式硬件·fpga开发
电子凉冰4 天前
FPGA入门-状态机
fpga开发
Aczone284 天前
硬件(十)IMX6ULL 中断与时钟配置
arm开发·单片机·嵌入式硬件·fpga开发