Lattice_FPGA使用Synplify Pro进行综合

在使用Lattice Diamond进行FPGA设计时,综合工具有两种,一种时Lattce提供的Lattice LSE综合工具,另外一种是第三方的Synplify Pro综合工具,可以通过如下方式进行设置:

默认综合工具是Lattce LSE,当选择Synplify Pro时,在Lattce Diamond中是无法查看原理图的,在Synplify Pro中查看原理图的方法如下:

单击如下图标打开Synplify Pro工具。

Synplif Pro界面如下:

在Project Files下可以看到文件列表:

下面进行综合:

单击run,综合开始进行,在如下窗口下可以查看综合过程的进度。

当显示Complete时,表示过程执行完成。

查看原理图的方式如下:

或者单击如下工具栏按钮:

原理图显示如下:

通过底部标签进行文件,工程,原理图的切换。

相关推荐
碎碎思7 小时前
当 FPGA 遇见怀旧计算:486 与 Atari ST 的硬件级重生
fpga开发
数字芯片实验室8 小时前
怎么定义芯片上的异步时钟?
单片机·嵌入式硬件·fpga开发
unicrom_深圳市由你创科技9 小时前
基于ARM+DSP+FPGA异构计算架构的高速ADC采集卡定制方案
arm开发·fpga开发
北京青翼科技10 小时前
高速采集卡丨AD 采集丨 多通道数据采集卡丨高速数据采集系统丨青翼科技FMC 子卡
图像处理·人工智能·fpga开发·信号处理·智能硬件
北京青翼科技1 天前
PCIe接口-高速模拟采集—高性能计算卡-青翼科技高品质军工级数据采集板-打造专业工业核心板
图像处理·人工智能·fpga开发·信号处理·智能硬件
dadaobusi1 天前
verilog重音符号
fpga开发
s09071361 天前
Xilinx FPGA ISERDES 使用详细介绍
fpga开发·xilinx·ddr·iserdes
虹科智能自动化1 天前
虹科分享 | SocTek IP Cores:FPGA高端网络与时间同步解决方案
fpga开发·ip核·tsn时间敏感网络
秋风战士1 天前
无线通信算法之340:信道均衡除法定标讨论
算法·fpga开发·信息与通信
FPGA小迷弟1 天前
基于FPGA实现HDMI接口,选型/核心技术
学习·fpga开发·verilog·fpga·modelsim