Lattice_FPGA使用Synplify Pro进行综合

在使用Lattice Diamond进行FPGA设计时,综合工具有两种,一种时Lattce提供的Lattice LSE综合工具,另外一种是第三方的Synplify Pro综合工具,可以通过如下方式进行设置:

默认综合工具是Lattce LSE,当选择Synplify Pro时,在Lattce Diamond中是无法查看原理图的,在Synplify Pro中查看原理图的方法如下:

单击如下图标打开Synplify Pro工具。

Synplif Pro界面如下:

在Project Files下可以看到文件列表:

下面进行综合:

单击run,综合开始进行,在如下窗口下可以查看综合过程的进度。

当显示Complete时,表示过程执行完成。

查看原理图的方式如下:

或者单击如下工具栏按钮:

原理图显示如下:

通过底部标签进行文件,工程,原理图的切换。

相关推荐
我爱C编程8 小时前
【仿真测试】基于FPGA的完整16QAM通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·16qam·帧同步·卷积编码·viterbi译码·维特比译码·频偏锁定
s09071361 天前
ZYNQ DMA to UDP 数据传输系统设计文档
网络协议·fpga开发·udp
燎原星火*1 天前
QSPI IP核 基本参数
fpga开发
XINVRY-FPGA1 天前
XCVU9P-2FLGC2104I Xilinx AMD Virtex UltraScale+ FPGA
嵌入式硬件·机器学习·计算机视觉·fpga开发·硬件工程·dsp开发·fpga
FPGA_小田老师1 天前
FPGA Debug:PCIE一直自动重启(link up一直高低切换)
fpga开发·pcie debug·pcie初始化问题
hexiaoyan8271 天前
视频信号检测板卡:208-Base Camera Link 图像信号模拟器
fpga开发·图像信号模拟器·视频信号检测·视频信号分析·智能图像分析
竹君子1 天前
新能源知识库(151) RTDS和RT-LAB比较
fpga开发
brave and determined1 天前
可编程逻辑器件学习(day34):半导体编年史:从法拉第的意外发现到塑造现代文明的硅基浪潮
人工智能·深度学习·fpga开发·verilog·fpga·设计规范·嵌入式设计
FPGA_Linuxer1 天前
RFSOC PCIE 4.0读写测试
fpga开发
坏孩子的诺亚方舟1 天前
FPGA系统架构设计实践8_复位参考设计
fpga开发·系统架构·复位