Lattice_FPGA使用Synplify Pro进行综合

在使用Lattice Diamond进行FPGA设计时,综合工具有两种,一种时Lattce提供的Lattice LSE综合工具,另外一种是第三方的Synplify Pro综合工具,可以通过如下方式进行设置:

默认综合工具是Lattce LSE,当选择Synplify Pro时,在Lattce Diamond中是无法查看原理图的,在Synplify Pro中查看原理图的方法如下:

单击如下图标打开Synplify Pro工具。

Synplif Pro界面如下:

在Project Files下可以看到文件列表:

下面进行综合:

单击run,综合开始进行,在如下窗口下可以查看综合过程的进度。

当显示Complete时,表示过程执行完成。

查看原理图的方式如下:

或者单击如下工具栏按钮:

原理图显示如下:

通过底部标签进行文件,工程,原理图的切换。

相关推荐
小麦嵌入式5 小时前
FPGA入门(一):手把手教你用 Vivado 创建工程并仿真
stm32·单片机·嵌入式硬件·mcu·fpga开发·硬件架构·硬件工程
m0_46644103詹湛15 小时前
(一)FPGA :基础概念详解(Xilinx平台)
笔记·学习·fpga开发·verilog
xyx-3v1 天前
ZYNQ 简介
fpga开发
xyx-3v1 天前
Zynq-7000
fpga开发
xyx-3v1 天前
zynq7010和zynq7020的区别
fpga开发
xyx-3v2 天前
LUT(Look-Up Table,查找表)的定义与核心概念
fpga开发
明德扬2 天前
K7+AD9144 多模式实测|8 种 JESD204B 配置全覆盖验证
fpga开发
xyx-3v3 天前
SOC相对于版上系统的优势是什么?
fpga开发
Aaron15884 天前
RFSOC+VU13P+GPU 在6G互联网中的技术应用
大数据·人工智能·算法·fpga开发·硬件工程·信息与通信·信号处理
stars-he4 天前
基于 Design Compiler 的 UDP Payload 追加控制模块综合与门级后仿真
笔记·fpga开发·udp