fpga开发环境总结

这里使用**Altera(阿尔特拉)**Cyclone IV E系列的EP4CE10F17C8开发为例,参考正点原子开发板手册进行总结,。

一,Quartus II介绍。

1,Quartus II 是 Altera 公司的综合性 FPGA 开发软件,可以完成从设计输入到硬件配置的完整 FPGA 设计 流程。
此软件安装后是试用版,使用受限。
2, USB Blaster 是 Altera FPGA 的程序下载器,通过计算机的 USB 接口对 Altera 的 FPGA 和配置芯片进行 编程、调试以及下载等操作。电脑必须在安装驱动后, USB Blaster 才能正常工作。

二,SignalTap II****软件的使用。

SignalTap II 全称 SignalTap II Logic Analyzer,是第二代系统级调试工具,可以捕获和显示实时信号, 是一款功能强大且极具实用性的 FPGA 片上调试工具软件。 SignalTap II 可以选择要捕获的信号、捕获的触 发方式以及捕获的数据样本深度,实时数据提供给工程师帮助 debug 。
此软件仿真时将程序下载到FPGA上,然后进行实时仿真。
传统的 FPGA 板级调试是由外接的逻辑分析仪连接到 FPGA 的控制管脚,然后将内部信号引出至引脚 IO 上,进行板级调试。这种方法的缺点是首先我们需要一个逻辑分析仪,而逻辑分析仪一般价格都比较昂 贵,且对于需要测试几十个引脚的时候,选择使用外接的逻辑分析仪就比较繁琐了。SignalTap II 在线逻辑 分析仪克服了以上所有的缺点,其借用了传统逻辑分析仪的理念以及大部分的功能,将这些功能植入到 FPGA 的设计当中,编程后存放在电路板的目标器件中,使用 FPGA 资源来构成嵌入式逻辑分析仪。SignalTap II 不需要将待测信号引出至 I/O 上,也不需要电路板走线或者探点,当然更不需要外部的逻辑分 析仪的花费,它集成在 Altera 公司提供的 FPGA 开发工具 Quartus II 软件中。

1, 调试方法参考手册。主要注意事项如下
2, 中间注意Filter项,选择"Design Entry" ,否则下面的cnt不会显示。
3,有时采样深度太小,仿真可能不能进行。
4,中第一个图标表示只运行一次;第二个图标表示自动运行,也就是会一直刷新采样的波形;第三个图标表示停止运行
5,设置触发方式。
6,SignalTap仿真时占用资源,不用仿真时,及时释放资源。

三,Modelsim 的安装使用

Modelsim 软件需要添加 License ,安装完使用受限。
Modelsim仿真有手动仿真和自动仿真。
所谓自动仿真,其实是在 Quartus II 中调用 ModelSim 软件来进行仿真,所以也称联合仿真。在调用过 程中, Quartus II 会帮我们完成 ModelSim 中的所有操作,我们只需要分析最后的仿真结果。下面我们就以 " Quartus II 安装和使用"章节中我们创建的 Quartus II 软件工程为例,进行仿真。
下面主要记录自动仿真:

1,首先我们打开之前的 Quartus II 工程,在菜单栏中找到【Tool】→【Options】按钮。
2,将Modelsim的路径告诉Quartus。这样Quartus就可以调用仿真软件了。
3,Quartus选择仿真软件。

我们在 Quartus II 软件页面的菜单栏中,我们找到【 Assignments 】→【 Settings】按钮,如下图所示页面

4,配置仿真环境

在 Quartus II 软件界面的菜单栏找到 【 Assigement 】→【 Settings 】按钮并打开,在打开的页面中,我们找到左侧的 Simulation 点击,出现如下 图所示的页面



5,仿真时间要满足一个仿真周期。如果没有看到要仿真的波形可以将显示波形,波形界面,右击,选择"zoom full" 试试。
6,默认显示只有接口的输入输出量,如果想看中间变量,在sim窗口选择不同的代码段,objects窗口会显示代码段中的所有变量,包括中间变量,选择要观察的中间变量,右击,选择"Add Wave",之后Wave窗口就会有相应的中间变量了。
相关推荐
fei_sun17 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto17 小时前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安1 天前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈1 天前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun1 天前
【Verilog】第二章作业
fpga开发·verilog
碎碎思1 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望1 天前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇1 天前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
CWNULT1 天前
AMD(Xilinx) FPGA配置Flash大小选择
fpga开发
碎碎思2 天前
很能体现FPGA硬件思维的一道面试题
fpga开发