smartconnect base_addr offset_addr

Q:

if dut reg is offset(0x04); axi vip connect to dut with a smc which base addr (0xa000_0000); send aw= base+offset(0xa000_0004 )to wr reg; but inside of dut, the awaddr is still base+offset(0xa000_0004) not 0x4

A:

过了smartconnect后,在你仿真custom IP内部awaddr看到的地址应该是AXI协议上的地址的,即0xa000_0004 ,而不是 0x4。

但是你在IP内部逻辑使用地址的时候,你可以写RTL去过滤掉这个基地址就可以了。

相关推荐
tsumikistep5 小时前
【verilog】模十计数器
fpga开发
自激振荡器7 小时前
0,国产FPGA(紫光同创)-新建PDS工程
fpga开发·verilog·国产fpga·紫光fpga
RIGOL小普11 小时前
如何利用双踪示波器测量两个电压信号的相位差?如何判别波形的超前与滞后?
单片机·嵌入式硬件·fpga开发·硬件工程·射频工程
ikun的男人1 天前
FPGA图像处理仿真:生成数据源的方法
fpga开发
北京太速科技股份有限公司1 天前
太速科技-430-基于RFSOC的8路5G ADC和8路10G的DAC PCIe卡
fpga开发
RIGOL小普2 天前
如何用李萨如图形测正弦信号的频率?若不使用李萨如图形,如何用示波器测交流信号频率?
单片机·嵌入式硬件·fpga开发·硬件工程·射频工程
小眼睛FPGA2 天前
紫光同创——盘古 50KN 网口板
fpga开发·开发板·国产fpga
皮皮宽2 天前
数字IC开发:布局布线
fpga开发·bug·verilog·数字电路设计
北京太速科技股份有限公司3 天前
太速科技-217-A(B)-Base Camera link 转光纤传输双向模块
fpga开发