smartconnect base_addr offset_addr

Q:

if dut reg is offset(0x04); axi vip connect to dut with a smc which base addr (0xa000_0000); send aw= base+offset(0xa000_0004 )to wr reg; but inside of dut, the awaddr is still base+offset(0xa000_0004) not 0x4

A:

过了smartconnect后,在你仿真custom IP内部awaddr看到的地址应该是AXI协议上的地址的,即0xa000_0004 ,而不是 0x4。

但是你在IP内部逻辑使用地址的时候,你可以写RTL去过滤掉这个基地址就可以了。

相关推荐
xyx-3v9 分钟前
SOC相对于版上系统的优势是什么?
fpga开发
Aaron15881 天前
RFSOC+VU13P+GPU 在6G互联网中的技术应用
大数据·人工智能·算法·fpga开发·硬件工程·信息与通信·信号处理
stars-he1 天前
基于 Design Compiler 的 UDP Payload 追加控制模块综合与门级后仿真
笔记·fpga开发·udp
尤老师FPGA1 天前
HDMI数据的接收发送实验(十)
fpga开发
逻辑诗篇2 天前
破核拆解:PCIE719——基于Xilinx Zynq UltraScale+的高性能SAS扩展卡设计
fpga开发·架构
逻辑诗篇2 天前
高性能存储扩展利器|PCIE719 基于Zynq UltraScale+的企业级可编程SAS方案
fpga开发
liuluyang5302 天前
SV主要关键词详解
fpga开发·uvm·sv
happyDogg_2 天前
验证环境采样rtl时序数据遇到的问题
fpga开发
unicrom_深圳市由你创科技2 天前
项目分析和FPGA器件选型外包服务包括哪些内容?别让选错芯片毁了整个项目
fpga开发
Aaron15882 天前
27DR/47DR/67DR技术对比及应用分析
人工智能·算法·fpga开发·硬件架构·硬件工程·信息与通信·基带工程