smartconnect base_addr offset_addr

Q:

if dut reg is offset(0x04); axi vip connect to dut with a smc which base addr (0xa000_0000); send aw= base+offset(0xa000_0004 )to wr reg; but inside of dut, the awaddr is still base+offset(0xa000_0004) not 0x4

A:

过了smartconnect后,在你仿真custom IP内部awaddr看到的地址应该是AXI协议上的地址的,即0xa000_0004 ,而不是 0x4。

但是你在IP内部逻辑使用地址的时候,你可以写RTL去过滤掉这个基地址就可以了。

相关推荐
FPGA_无线通信3 小时前
xilinx FPGA 原语介绍
fpga开发
brave and determined4 小时前
可编程逻辑器件学习(day30):数字电路设计中的流水线技术:原理、实现与优化
学习·fpga开发·verilog·fpga·数字电路·硬件设计·嵌入式设计
步达硬件6 小时前
【FPGA】FPGA初学者开发板选择及学习路线
学习·fpga开发
贝塔实验室6 小时前
Altium Designer 6.0 初学教程-如何从原理图及PCB 中生成网表并且实现网表的加载
fpga开发·硬件架构·硬件工程·学习方法·射频工程·基带工程·pcb工艺
云空7 小时前
《从芯片到系统:解码FPGA如何重塑数字世界的硬件逻辑》
fpga开发
brave and determined17 小时前
可编程逻辑器件学习(day29):Verilog HDL可综合代码设计规范与实践指南
深度学习·fpga开发·verilog·fpga·设计规范·硬件编程·嵌入式设计
碎碎思2 天前
不用 JTAG 也能刷 FPGA:TinyFPGA-Bootloader 让比特流加载更简单
fpga开发
贝塔实验室2 天前
Altium Designer 6.0 初学教程-在Altium Designer 中对PCB 进行板层设置及内电层进行分割
嵌入式硬件·fpga开发·编辑器·硬件工程·信息与通信·信号处理·pcb工艺
ThreeYear_s2 天前
【FPGA+DSP系列】——MATLAB simulink单相PWM全控整流电路基础版
开发语言·matlab·fpga开发
forgeda2 天前
赛灵思FPGA的市场份额,要从2025年的55%,进一步提升到2030年的70%,凭什么?
ai·fpga开发