smartconnect base_addr offset_addr

Q:

if dut reg is offset(0x04); axi vip connect to dut with a smc which base addr (0xa000_0000); send aw= base+offset(0xa000_0004 )to wr reg; but inside of dut, the awaddr is still base+offset(0xa000_0004) not 0x4

A:

过了smartconnect后,在你仿真custom IP内部awaddr看到的地址应该是AXI协议上的地址的,即0xa000_0004 ,而不是 0x4。

但是你在IP内部逻辑使用地址的时候,你可以写RTL去过滤掉这个基地址就可以了。

相关推荐
tju新生代魔迷21 小时前
Verilog HDL 学习笔记(十)| 第10章 时序和延迟
笔记·学习·fpga开发
aprilaaaaa1 天前
(TC397 学习笔记)二、ICU和TIM的时钟计算
笔记·学习·fpga开发
X_xcccc1 天前
2026高端FPGA开发平台权威评测与选型指南
fpga开发
威嵌神州1 天前
军工加固计算机七大核心特性解析|国产化、宽温、强加固工程实现
嵌入式硬件·计算机网络·fpga开发
FPGA小迷弟1 天前
高云半导体深度解读:国产FPGA车规赛道的领跑者
fpga开发
努力搬砖的小H1 天前
FPGA应用技巧之Block Design基本使用方法
功能测试·fpga开发·zynq·block design
ALINX技术博客1 天前
【黑金云课堂】FPGA技术教程FPGA 基础:HDMI视频输入与环路输出实验
fpga开发·音视频
hahaha60161 天前
HLS高层次综合设计--axi之burst纠偏
开发语言·算法·fpga开发·c#
珞光电子USRP SDR软件无线电平台2 天前
国产嵌入式SDR平台LW-E320-G详解:射频、FPGA、ARM架构与应用选型
arm开发·fpga开发·架构
FPGA小迷弟2 天前
【硬核通俗】FPGA实现SDR软件无线电完整技术解析(原理+架构+实战)
fpga开发·dsp开发·sdr·无线电