数字信号处理:自动增益控制(AGC)

自动增益控制:

:自动增益控制(Automatic Gain Control, AGC)是一种信号处理技术,用于在接收端调整输入信号的增益(或放大系数),以保持信号在一个合适的强度范围内,从而防止信号过弱或过强。

工作原理:

AGC电路通过测量接收到的信号强度,将该强度与一个预设的理想水平进行比较,并根据两者的差异自动调整放大器的增益。例如,如果输入信号变得太弱,AGC会自动增加增益;而当输入信号太强时,则会降低增益。这样可以确保接收端获得一个较为稳定的信号强度。

第一个仿真图有点小错误:程序并没有错误。将值设置为有符号数和模拟。

修改完如上图所示。

复制代码
`timescale 1ns / 1ps

module tops_AGC(
input i_clk,
input i_rst,
input i_flag,
input signed[11:0]i_x,
output signed[11:0]o_egy,
output signed[11:0]o_y,
output o_flag
);
    
//energy
wire signed[11:0]w_absx = (i_x[11] == 1'b0)?i_x:~i_x+1'b1; 
 
integer i;
reg signed[11:0]dly_absx[2048:1]; 
always @(posedge i_clk or posedge i_rst)
begin
     if(i_rst)
	  begin
	       for(i=1;i<=2048;i=i+1)
	       dly_absx[i]<=12'd0;
	  end
else  begin
           dly_absx[1]<=w_absx;
	       for(i=2;i<=2048;i=i+1)
	       dly_absx[i]<=dly_absx[i-1];
      end
end 

reg [23:0]power_E;
always @(posedge i_clk or posedge i_rst)
begin
     if(i_rst)
	  begin
	  power_E  <= 24'd0;
	  end
else  begin
      power_E  <= power_E + dly_absx[1]-dly_absx[2048];
      end
end 
assign o_egy=power_E[22:11];

//signal 延迟
reg signed[11:0]dly_x[2149:1]; 
always @(posedge i_clk or posedge i_rst)
begin
     if(i_rst)
	  begin
	       for(i=1;i<=2149;i=i+1)
	       dly_x[i]<=12'd0;
	  end
else  begin
           dly_x[1]<=i_x;
	       for(i=2;i<=2149;i=i+1)
	       dly_x[i]<=dly_x[i-1];
      end
end 


//flag 延迟
reg signed[2148:0]dly_flag; 
always @(posedge i_clk or posedge i_rst)
begin
     if(i_rst)
	  begin
	      dly_flag<=2149'd0;
	  end
else  begin
          dly_flag<={dly_flag[2147:0],i_flag};
      end
end 
wire signed[11:0]w_y   = dly_x[2149];
assign o_flag= dly_flag[2048];


//自动增益
wire [19 : 0] gains;
blk_agc blk_agc_u (
  .clka(i_clk),            // input wire clka
  .rsta(i_rst),            // input wire rsta
  .addra(o_egy),          // input wire [8 : 0] addra
  .douta(gains),          // output wire [19 : 0] douta
  .rsta_busy()  // output wire rsta_busy
);


reg signed[19:0]wgains;
always @(posedge i_clk or posedge i_rst)
begin
     if(i_rst)
	  begin
      wgains <= 20'b0;
	  end
else begin
          if(o_flag == 1'b1)
          wgains <= gains;
          else
          wgains <= wgains;
     end
end

reg signed[31:0]r_pw;
always @(posedge i_clk or posedge i_rst)
begin
     if(i_rst)
	  begin
      r_pw <= 32'b0;
	  end
else begin
      r_pw <= $signed(wgains)*$signed(w_y);	
     end
end 

assign o_y=r_pw[31-12:20-12];


endmodule
相关推荐
通信射频老兵11 小时前
卫星通信基础知识---自由空间衰减和天线增益计算
经验分享·5g·数学建模·信号处理·射频工程
刘小小_算法工程师2 天前
「ECG信号处理——(20)基于心电和呼吸的因果分析模型」2025年7月2日
信号处理
SKYDROID云卓小助手2 天前
无人设备遥控器之自动调整编码技术篇
人工智能·嵌入式硬件·算法·自动化·信号处理
刘小小_算法工程师13 天前
「ECG信号处理——(18)基于时空特征的心率变异性分析」2025年6月23日
信号处理
zhangfeng113314 天前
MocapApi 中文文档 和github下载地址 NeuronDataReader(以下简称 NDR)的下一代编程接口
github·信号处理
风靡晚14 天前
汽车毫米波雷达增强感知:基于相干扩展和高级 IAA 的超分辨率距离和角度估计.
算法·汽车·信息与通信·信号处理·fmcw
芳菲菲其弥章16 天前
【信号与系统二】连续时间傅里叶变换
信号处理·傅里叶分析
FPGA_ADDA16 天前
宽带中频10.4G采集卡
fpga开发·信号处理·高速数据采集·10g采集卡
棱镜研途17 天前
学习笔记丨数字信号处理(DSP)的应用——图像处理篇
图像处理·人工智能·信号处理
军训猫猫头17 天前
100.Complex[]同时储存实数和虚数两组double的数组 C#例子
算法·c#·信号处理