信号处理

FPGA实现AD9361采集转SRIO与DSP交互，FPGA+DSP多核异构信号处理架构，提供2套工程源码和技术支持SRIO简介：RapidIO 是由 Motorola 和 Mercury 等公司率先倡导的一种高性能、低引脚数，基于数据包交换的互连体系结构，是为满足高性能嵌入式系统需求而设计的一种开放式互连技术标准；SRIO 包含三层结构协议，即物理层、传输层、逻辑层，SRIO体系结构如下：逻辑层：定义包的类型、大小、物理地址、传输协议等必要配置信息。传输层：定义包交换、路由和寻址规则，以确保信息在系统内正确传输。物理层：包含设备级接口信息，如电气特性、错误管理数据和基本流量控制数据等信息。

文火冰糖的硅基工坊

[人工智能-综述-17]：AI革命：重塑职业版图，开启文明新篇1.AI不仅仅冲击人数众多的、重点关注当下的、普通大众的日常工作。2.AI也冲击那些关注3年以内的技术实现的工程师们，包括创造和使用AI的工程师们自己。

【杨（_> <_)】

辐射源定位方法简述前言一、按照信息建模分类1.1.时间参数1.1.1.到达时间（TOA, Time of Arrival）定位

雷达系统设计学习：自制6GHz FMCW Radar国外大神自制6GHZ FMCW Radar开源项目: https://github.com/Ttl/fmcw3

光电二极管探测器电流信号处理与指令输出系统前些天发现了一个巨牛的人工智能学习网站，通俗易懂，风趣幽默，忍不住分享一下给大家，觉得好请收藏。点击跳转到网站。

【PZ-VU13P-KFB】——Virtex UltraScale + 架构下的超高速信号处理标杆，实现高性能系统的部署。璞致（上海）电子科技有限公司深耕高端 FPGA 领域十余年，推出的 PZ-VU13P-KFB 开发板，以 Xilinx Virtex UltraScale+ XCVU13P 为核心，构建 “超大规模逻辑资源 + 超高速接口集群 + 工业级可靠性” 的高端开发平台。该产品集成 3780K 逻辑单元、12288 个 DSP Slices 及 4 路 100G QSFP28 光接口，专为超高速信号处理、100G 光通信、多通道雷达等尖端场景设计，为工程师提供从算法验证到量产落地的全流程支持，重新定义高端 FPG

多片RFSoC同步，64T 64R挖个坑，验证测试多片47/49dr同步方案可行性，每个LMK04828采用 Zero delay mode （ZDM）

文火冰糖的硅基工坊

[硬件电路-38]：光路的光信号处理、模拟电路的电信号处理、数字电路的电信号处理、软件的信号处理，有哪些公共、共通的地方？光路的光信号处理、模拟电路的电信号处理、数字电路的电信号处理以及软件的信号处理，尽管处理对象（光/电信号）和实现方式（硬件/软件）不同，但作为信号处理领域的核心分支，它们在目标、数学基础、系统架构、功能模块、设计方法论和技术挑战等方面存在显著的公共性和共通性。以下从多个维度展开详细分析：

文火冰糖的硅基工坊

[硬件电路-57]：根据电子元器件的受控程度，可以把电子元器件分为：不受控、半受控、完全受控三种大类根据电子元器件的受控程度，可将其分为不受控、半受控、完全受控三大类。这种分类基于元器件的工作状态是否需要外部信号（如电压、电流、光、热等）的主动调控，以及调控的精确性和灵活性。以下是具体分类及实例说明：

文火冰糖的硅基工坊

[硬件电路-58]：根据电子元器件的控制信号的类型分为：电平控制型和脉冲控制型两大类。根据电子元器件的控制信号类型，可将其分为电平控制型和脉冲控制型两大类。这种分类基于控制信号的持续特性（稳态或瞬态）以及元器件对信号的响应方式。

FPGA相关通信问题详解首先感谢大佬@征途黯然.-CSDN博客的就我的上篇文章《FPGA通信设计十问》提出的问题，我在此做出回复

通信射频老兵

如何优化transceiver芯片的供电一、电源容差电源容差指的是每个电源电压可漂移的最小和最大范围。这些规格列在transceiver数据表的电源规格部分。transceiver的内部电路在初始化期间会进行电源循环。电源设计必须在这些电流转换期间保持在规格范围内。建议在初始化期间使用示波器尽可能靠近IC观察每个电源域，以确保电源合规性。分析表明，如果1.0V电源输入（统称为VDDA_1P0）的电压持续超过额定值，会降低器件的使用寿命。必须保持峰值电压的最大占空比，以避免缩短transceiver的使用寿命。transceiver数据表中绝对最

文火冰糖的硅基工坊

[硬件电路-28]：从简单到复杂：宇宙、芯片与虚拟世界的共通逻辑无数个属性完全相同的电子、中子、质子按照某种方式堆砌而成了复杂的物理世界无数个属性完全相同的晶体管按照某种方式堆砌而成了复杂的芯片和硅基世界

脑电分析入门指南：信号处理、特征提取与机器学习本课题旨在通过对脑电（EEG）的采集与分析，提取有用的神经信息，实现对某类脑状或行为的识别/预测/评估。例如：情绪识别、疾病诊断（如癫痫发作检测）、人机交互控制信号提取、注意力或疲劳检测

学习笔记丨卷积神经网络（CNN）：原理剖析与多领域Github应用本文深入剖析了卷积神经网络（CNN）的核心原理，并探讨其在计算机视觉、图像处理及信号处理等领域的广泛应用。下面就是本篇博客的全部内容！（内附相关GitHub数据库链接）

激光雷达学习-信噪比SNR与信背比SBR2025.7.11本文详细解析单光子激光雷达（SPAD LiDAR）中信噪比（SNR）和信背比（SBR）的计算方法及其核心意义。这两个参数是评估系统性能、理解探测极限和优化设计的关键指标。

刘孬孬沉迷学习

5G标准学习笔记15 --CSI-RS测量前面讲了，在5GNR中，CSI-RS 是支持信道状态评估、波束管理和无线资源管理（RRM）的关键参考信号。下面孬孬基于3GPP TS 38.331中的内容，详细定义了基于 CSI-RS 的测量程序，涵盖配置、执行和报告。

Cadence模块复用布局效率提升50%的秘诀在于：将手动操作转化为规则驱动，将经验沉淀为可复用模块。PCB布局是硬件设计的核心环节，直接影响信号完整性、散热效能与产品可靠性。本文将深入解析《Cadence Allegro 16.6实战必备教程》第八章内容，结合实战案例演示高效布局技巧，帮助工程师构建系统化的布局方法论。

[实战]调频（FM）和调幅（AM）信号生成（完整C语言实现）不依赖任何第三方库，用C语言生成FM以及AM信号，并使用python进行数据频谱分析，确认C语言实现的正确性。话不多说，实战开始。

XCZU47DR-2FFVG1517I Xilinx FPGA AMD ZynqUltraScale+ RFSoCXCZU47DR-2FFVG1517I 是 Xilinx（现 AMD）推出的 Zynq UltraScale+ RFSoC Gen3 系列中的中高端型号。该器件将高采样率射频模数转换器（RF-ADC）、数模转换器（RF-DAC）、ARM 多核处理系统（PS）、高度可编程逻辑区（PL）、专用 FEC 解码器（SD-FEC）以及高速收发器（GTY）集成于单颗芯片之内，形成一个面向无线通信、相控阵雷达和软件定义无线电的片上信号处理系统。