HDLBIts习题(4):边沿检测、分频计数器、多位BCD计数器

(1)易错习题1:Circuits - Latches and Flip-Flops - Edge capture register

for循环的使用以及边沿检测的表示

(2)思路习题1:Circuits - Latches and Flip-Flops - Dual-edge triggered flip-flop

没有思路去得出双边沿检测寄存器与单边沿寄存器的关系

(3)易错习题2:Circuits - Sequential Logic - Counters - Counter 1-12

容易遗漏enable的情况

(4)易错习题3:Circuits - Sequential Logic - Counters - Counter 1000

题目晦涩难懂,而且最终的输出信号是脉冲信号,题干没有表达清楚。

(5)易错习题4:Circuits - Sequential Logic - Counters - 4-digit decinmal counter

多个BCD计数器的串联应用,我记得在我使用数码管的时候困扰了良久。

(6)较难问题:Circuits - Sequential Logic - Counters - 12-hour counter

要求比较复杂,且绕。

相关推荐
坏孩子的诺亚方舟13 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐14 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐14 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH14 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡15 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安15 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐16 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯16 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客16 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA16 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发