HDLBIts习题(4):边沿检测、分频计数器、多位BCD计数器

(1)易错习题1:Circuits - Latches and Flip-Flops - Edge capture register

for循环的使用以及边沿检测的表示

(2)思路习题1:Circuits - Latches and Flip-Flops - Dual-edge triggered flip-flop

没有思路去得出双边沿检测寄存器与单边沿寄存器的关系

(3)易错习题2:Circuits - Sequential Logic - Counters - Counter 1-12

容易遗漏enable的情况

(4)易错习题3:Circuits - Sequential Logic - Counters - Counter 1000

题目晦涩难懂,而且最终的输出信号是脉冲信号,题干没有表达清楚。

(5)易错习题4:Circuits - Sequential Logic - Counters - 4-digit decinmal counter

多个BCD计数器的串联应用,我记得在我使用数码管的时候困扰了良久。

(6)较难问题:Circuits - Sequential Logic - Counters - 12-hour counter

要求比较复杂,且绕。

相关推荐
尤老师FPGA11 小时前
LVDS系列9:Xilinx 7系可编程输入延迟(二)
单片机·嵌入式硬件·fpga开发
内有小猪卖15 小时前
时序约束 记录
fpga开发
Cao12345678932118 小时前
FPGA时钟设计
fpga开发
JNTeresa21 小时前
锁存器知识点详解
fpga开发
Cao1234567893211 天前
FPGA基础之基础语法
fpga开发
一大Cpp1 天前
通过Quartus II实现Nios II编程
fpga开发
7yewh1 天前
Verilog 语法 (二)
fpga开发
边缘计算社区2 天前
FPGA与边缘AI:计算革命的前沿力量
人工智能·fpga开发
S&Z34632 天前
[官方IP] Shift RAM
网络协议·tcp/ip·fpga开发
S&Z34632 天前
[FPGA Video IP] Video Processing Subsystem
网络协议·tcp/ip·fpga开发·video