HDLBIts习题(4):边沿检测、分频计数器、多位BCD计数器

(1)易错习题1:Circuits - Latches and Flip-Flops - Edge capture register

for循环的使用以及边沿检测的表示

(2)思路习题1:Circuits - Latches and Flip-Flops - Dual-edge triggered flip-flop

没有思路去得出双边沿检测寄存器与单边沿寄存器的关系

(3)易错习题2:Circuits - Sequential Logic - Counters - Counter 1-12

容易遗漏enable的情况

(4)易错习题3:Circuits - Sequential Logic - Counters - Counter 1000

题目晦涩难懂,而且最终的输出信号是脉冲信号,题干没有表达清楚。

(5)易错习题4:Circuits - Sequential Logic - Counters - 4-digit decinmal counter

多个BCD计数器的串联应用,我记得在我使用数码管的时候困扰了良久。

(6)较难问题:Circuits - Sequential Logic - Counters - 12-hour counter

要求比较复杂,且绕。

相关推荐
碎碎思10 分钟前
在 FPGA 上实现并行脉冲神经网络(Spiking Neural Net)
人工智能·深度学习·神经网络·机器学习·fpga开发
集芯微电科技有限公司2 小时前
替代HT6310/KP3310离线式AC-DC无感线性稳压器
数据结构·人工智能·单片机·嵌入式硬件·fpga开发
minglie13 小时前
Zynq上UART/IIC/SPI的24个实验-第0课:目录
fpga开发
FPGA小c鸡4 小时前
FPGA摄像头到屏幕完整链路:从OV5640采集到HDMI实时显示(附完整工程代码)
fpga开发
dai89101112 小时前
使用紫光同创FPGA实现HSSTLP IP支持的线速率
fpga开发
s090713613 小时前
XIlinx FPGA使用LVDS的电源与电平关键指南
fpga开发·xilinx·lvds
Joshua-a1 天前
FPGA基于计数器的分频器时序违例的解决方法
嵌入式硬件·fpga开发·fpga
尤老师FPGA1 天前
LVDS系列38:Xilinx 7系 AD9253 LVDS接口设计仿真(五)
fpga开发
史蒂芬_丁1 天前
PG分频_CLB
fpga开发
博览鸿蒙1 天前
嵌入式是否如传说中那么简单?
fpga开发