如何使用identify_debugger去抓取信号

含有identify抓取信号的fpga版本做好了,那如何使用他去抓取信号呢?

1.terminal打开identify_debugger,直接这个命令identify_debugger,前提是你安装了synopsys的synaplify的软件,一般做芯片的都会有的哈。

2.打开界面后加载project_top.prj,这是你synaplify综合的工程文件,file->open Debugger Project然后选择brolga_top.prj,出现下面的界面:

3.在下面的命令行里面敲命令com check看看jtag是否连上了。出现status:IDLE说明连上了。

  1. 选择IICE,在中间窗口找到信号,设置triger的信号,如下图:
  1. 然后点run

6.点波形串口,打开verdi看波形。

相关推荐
HUSTCH20211 天前
有符号数无符号数加法器逻辑
fpga开发
LCMICRO-133108477461 天前
国产长芯微LP4807完全P2P替代ADA4807,1mA、300MHz 增益带宽、电压反馈运算放大器
arm开发·嵌入式硬件·fpga开发·硬件工程·运算放大器·ada4807
LCMICRO-133108477461 天前
国产长芯微LP8628完全P2P替代AD8628,零漂移、单电源、输入输出轨到轨高精度运放
arm开发·嵌入式硬件·fpga开发·硬件工程·精密运放·ad8628
芯路行者2 天前
7 HDLBits —— 验证:编写测试激励文件
fpga开发·verilog·fpga·hdlbits
芯路行者2 天前
4.1 HDLBits —— 时序逻辑电路之锁存器与触发器
fpga开发·verilog·fpga·hdlbits
芯路行者2 天前
5 HDLBits —— 构建更大的电路
fpga开发·verilog·fpga·hdlbits
156082072192 天前
直流耦合采集卡前端电路调试
嵌入式硬件·fpga开发
芯路行者2 天前
4.3 HDLBits —— 时序逻辑电路之移位寄存器
fpga开发·verilog·fpga·hdlbits
芯路行者2 天前
4.2 HDLBits —— 时序逻辑电路之计数器
fpga开发·verilog·fpga·hdlbits
FPGA小迷弟2 天前
FPGA时序收敛实战:从约束编写到布局布线优化全流程
fpga开发·fpga·硬件开发