如何使用identify_debugger去抓取信号

含有identify抓取信号的fpga版本做好了,那如何使用他去抓取信号呢?

1.terminal打开identify_debugger,直接这个命令identify_debugger,前提是你安装了synopsys的synaplify的软件,一般做芯片的都会有的哈。

2.打开界面后加载project_top.prj,这是你synaplify综合的工程文件,file->open Debugger Project然后选择brolga_top.prj,出现下面的界面:

3.在下面的命令行里面敲命令com check看看jtag是否连上了。出现status:IDLE说明连上了。

  1. 选择IICE,在中间窗口找到信号,设置triger的信号,如下图:
  1. 然后点run

6.点波形串口,打开verdi看波形。

相关推荐
ALINX技术博客16 小时前
【黑金云课堂】FPGA技术教程Linux开发:系统定制
linux·运维·fpga开发
塔能物联运维18 小时前
**塔能两相液冷:量化交易场景下的硬核验证,±1.5℃控温如何转化为真金白银**
人工智能·fpga开发·两相液冷
西安景驰电子2 天前
PCIe 授时卡原理及应用
运维·服务器·windows·单片机·嵌入式硬件·fpga开发
落chen2 天前
基于Vivado的FIFO-IP核-强化篇
fpga开发
X_xcccc2 天前
2026智能硬件核心:顶尖SOM方案与开发服务深度解析
fpga开发·智能硬件
公众号:fuwuqiBMC2 天前
(转自“服务器BMC”)服务器BMC芯片——AST1840
运维·服务器·fpga开发
国科安芯2 天前
还是4位?ASC8T245S 与 ASC4T245S 的双向电平转换选型实战
单片机·嵌入式硬件·物联网·fpga开发·机器人·云计算
思尔芯S2C2 天前
白皮书|从RTL适配到硅前验证:如何构建有价值的FPGA原型平台
fpga开发·soc·芯片·验证·asic·prototyping·原型验证
Rambo.xia3 天前
接口协议避坑 · 第5篇:多器件级联时序踩坑实录
fpga开发
紫霄芯语3 天前
观察者模式在FPGA中断系统的实战重构
观察者模式·fpga开发·重构