如何使用identify_debugger去抓取信号

含有identify抓取信号的fpga版本做好了,那如何使用他去抓取信号呢?

1.terminal打开identify_debugger,直接这个命令identify_debugger,前提是你安装了synopsys的synaplify的软件,一般做芯片的都会有的哈。

2.打开界面后加载project_top.prj,这是你synaplify综合的工程文件,file->open Debugger Project然后选择brolga_top.prj,出现下面的界面:

3.在下面的命令行里面敲命令com check看看jtag是否连上了。出现status:IDLE说明连上了。

  1. 选择IICE,在中间窗口找到信号,设置triger的信号,如下图:
  1. 然后点run

6.点波形串口,打开verdi看波形。

相关推荐
博览鸿蒙4 小时前
FPGA 工程中常见的基础硬件问题
fpga开发
GateWorld8 小时前
FPGA 实现无毛刺时钟切换
fpga开发·实战·无毛刺时钟
Seraphina_Lily9 小时前
从接口选型到体系结构认知——谈 CPU–FPGA–DSP 异构处理系统与同构冗余设计
fpga开发
Seraphina_Lily11 小时前
CPU–FPGA–DSP 异构系统中的总线接口选型——为什么 CPU 用 eLBC,而 DSP 用 XINTF?
fpga开发
GateWorld11 小时前
FPGA开发十年心路
fpga开发
ALINX技术博客1 天前
【ALINX 教程】FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板
fpga开发·fpga
Genevieve_xiao1 天前
【verilog】如何一小时成为verilog高手(并非
fpga开发
从此不归路1 天前
FPGA 结构与 CAD 设计(第3章)上
ide·fpga开发
Aaron15881 天前
基于VU13P在人工智能高速接口传输上的应用浅析
人工智能·算法·fpga开发·硬件架构·信息与通信·信号处理·基带工程
碎碎思1 天前
在 FPGA 上实现并行脉冲神经网络(Spiking Neural Net)
人工智能·深度学习·神经网络·机器学习·fpga开发