如何使用identify_debugger去抓取信号

含有identify抓取信号的fpga版本做好了,那如何使用他去抓取信号呢?

1.terminal打开identify_debugger,直接这个命令identify_debugger,前提是你安装了synopsys的synaplify的软件,一般做芯片的都会有的哈。

2.打开界面后加载project_top.prj,这是你synaplify综合的工程文件,file->open Debugger Project然后选择brolga_top.prj,出现下面的界面:

3.在下面的命令行里面敲命令com check看看jtag是否连上了。出现status:IDLE说明连上了。

  1. 选择IICE,在中间窗口找到信号,设置triger的信号,如下图:
  1. 然后点run

6.点波形串口,打开verdi看波形。

相关推荐
不可思议迷宫5 小时前
状态机思想编程练习
fpga开发
shock - shock8 小时前
基于高云fpga实现的fir串行滤波器
fpga开发
落笔太慌张~11 小时前
【FPGA基础学习】状态机思想实现流水灯
学习·fpga开发
一瓶勇闯天涯的雪花12 小时前
FPGA入门学习Day0——状态机相关内容解析HDLbits练习
fpga开发
2202_7544215412 小时前
设计一个UART接口的AXI_LITE_MASTER之一 总体介绍
fpga开发
Abcdsa12 小时前
labview RT FPGA学习心得
fpga开发·labview
肯德基疯狂星期四-V我501 天前
【FPGA】状态机思想实现LED流水灯&HDLbits组合逻辑题训练
fpga开发·verilog·de2-115
乌恩大侠1 天前
【调研】YOLO算法在FPGA/ZYNQ上的部署与加速
yolo·fpga开发
Abcdsa1 天前
labview RT FPGA使用技巧 基础知识
fpga开发·labview
暴富奥利奥2 天前
FPGA学习(四)——状态机重写LED流水灯并仿真
学习·fpga开发