如何使用identify_debugger去抓取信号

含有identify抓取信号的fpga版本做好了,那如何使用他去抓取信号呢?

1.terminal打开identify_debugger,直接这个命令identify_debugger,前提是你安装了synopsys的synaplify的软件,一般做芯片的都会有的哈。

2.打开界面后加载project_top.prj,这是你synaplify综合的工程文件,file->open Debugger Project然后选择brolga_top.prj,出现下面的界面:

3.在下面的命令行里面敲命令com check看看jtag是否连上了。出现status:IDLE说明连上了。

  1. 选择IICE,在中间窗口找到信号,设置triger的信号,如下图:
  1. 然后点run

6.点波形串口,打开verdi看波形。

相关推荐
尤老师FPGA13 小时前
HDMI数据的接收发送实验(十八)
fpga开发
北京青翼科技16 小时前
青翼科技 JFM7K325T FPGA+FT-M6678 DSP 的全国产化信号处理平台丨FPGA开发板
fpga开发·数据采集卡·fmc子卡·fpga开发板·ad采集卡·图像处理卡·dsp信号处理
zlinear数据采集卡1 天前
从0到1硬核拆解:工业级数据采集卡的隔离设计与Modbus通信实战
arm开发·单片机·嵌入式硬件·fpga开发·开源
FakeOccupational1 天前
fpga系列 HDL:Microchip FPGA开发软件 Libero Soc FPGA 在线逻辑分析
fpga开发
FPGA技术联盟2 天前
如何在跨时钟域分析中处理好复位信号?
fpga开发
国科安芯2 天前
基于ASM1042S2S的箭载通信网络抗辐射加固方案研究
服务器·网络·嵌入式硬件·fpga开发·架构·信号处理
YYRAN_ZZU3 天前
Lattice 自定义IP业务逻辑核
嵌入式硬件·fpga开发
FPGA小徐3 天前
FPGA FIFO一篇完整解释
fpga开发
I'm a winner3 天前
【IP核】 Xilinx FPGA LVDS 高速接口,含验证工程与板级测试用例
tcp/ip·fpga开发·测试用例
I'm a winner3 天前
基于Xilinx FPGA的LVDS高速串行通信系统 - 完整源码解决方案(一)(文末附源码)
fpga开发