MIG IP核详解(二)

一、用户端的带宽 = DDR3芯片的带宽

当DDR3芯片是800M时,用户端是200M,FPGA往DDR3芯片里写/读数据,中间(双向箭头处)会产生一个带宽,用户端往MIG IP核读/写数据也会产生一个带宽,二者带宽是相等的。用户端DDR3因为是上下边沿同时采样,故DDR3的带宽为:800 X 2 X 16,16即DDR3的数据位宽为16位;用户端处的带宽为:200 X 数据位宽,数据位宽是指用户端从IP核里读/写数据的位宽。二者相等,即800 X 2 X 16 = 200 X 数据位宽。最终可得数据位宽为128。可从IP核的coe文件中得到证实:

二、系统时钟

DDR3与MIG IP核详解(一)的系统时钟配置作一个补充

No buffer:表示MIG IP 核内部没有例化IBUF的原语

当PLL倍频为200M时直接输入FPGA,就不会产生IBUF

没有选择NO buffer,系统内部会自动产生一个IBUF,IBUF会让输入的信号更加稳定。

相关推荐
G皮T7 小时前
【弹性计算】异构计算云服务和 AI 加速器(四):FPGA 虚拟化技术
阿里云·fpga开发·云计算·虚拟化·fpga·异构计算·弹性计算
落笔太慌张~13 小时前
[FPGA基础学习]实现流水灯与按键暂停
fpga开发
坚持每天写程序15 小时前
Processor System Reset IP 核 v5.0(vivado)
fpga开发
相醉为友15 小时前
001 使用单片机实现的逻辑分析仪——吸收篇
笔记·单片机·嵌入式硬件·fpga开发·嵌入式
【云轩】16 小时前
《哪吒的混天绫FPGA》
笔记·嵌入式硬件·fpga开发
热爱学习地派大星19 小时前
FPGA调试笔记
笔记·fpga开发
落笔太慌张~1 天前
[FGPA基础学习]分秒计数器的制作
学习·fpga开发
国科安芯1 天前
汽车电气架构中的电源架构
人工智能·嵌入式硬件·fpga开发·架构·汽车
矿渣渣1 天前
Zynq + FreeRTOS 笔试题1
fpga开发
fei_sun2 天前
【Basys3】外设-灯和数码管
fpga开发