MIG IP核详解(二)

一、用户端的带宽 = DDR3芯片的带宽

当DDR3芯片是800M时,用户端是200M,FPGA往DDR3芯片里写/读数据,中间(双向箭头处)会产生一个带宽,用户端往MIG IP核读/写数据也会产生一个带宽,二者带宽是相等的。用户端DDR3因为是上下边沿同时采样,故DDR3的带宽为:800 X 2 X 16,16即DDR3的数据位宽为16位;用户端处的带宽为:200 X 数据位宽,数据位宽是指用户端从IP核里读/写数据的位宽。二者相等,即800 X 2 X 16 = 200 X 数据位宽。最终可得数据位宽为128。可从IP核的coe文件中得到证实:

二、系统时钟

DDR3与MIG IP核详解(一)的系统时钟配置作一个补充

No buffer:表示MIG IP 核内部没有例化IBUF的原语

当PLL倍频为200M时直接输入FPGA,就不会产生IBUF

没有选择NO buffer,系统内部会自动产生一个IBUF,IBUF会让输入的信号更加稳定。

相关推荐
Terasic友晶科技9 小时前
第13篇:Linux程序访问控制FPGA端Switch<二>
fpga开发·嵌入式系统·de1-soc开发板
cjie22115 小时前
FWFT_FIFO和Standard_FIFO对比仿真
fpga开发
9527华安15 小时前
国产紫光同创FPGA实现SDI视频编解码,基于HSSTHP高速接口,提供3套工程源码和技术支持
fpga开发·紫光同创·sdi·高速接口·hssthp
hahaha601617 小时前
ARINC818协议一些说明综述
fpga开发
_Hello_Panda_18 小时前
FX10(CYUSB4014)USB3.2(10Gbps)开发笔记分享(1):硬件设计与开发环境搭建
笔记·fpga开发·fx10·cyusb4014
FakeOccupational1 天前
fpga系列 HDL:tips 初始化错误排查 & 仿真和实际不符的可能原因
fpga开发
FakeOccupational1 天前
fpga系列 HDL:verilog latch在fpga中的作用 & 避免latch的常见做法
fpga开发
S&Z34631 天前
[FPGA基础] RAM篇
fpga开发
绿算技术1 天前
存储新势力:助力DeepSeek一体机
人工智能·科技·缓存·fpga开发
9527华安2 天前
国产紫光同创FPGA视频采集转SDI编码输出,基于HSSTHP高速接口,提供2套工程源码和技术支持
fpga开发·音视频·紫光同创·sdi·高速接口·hssthp