计算机组成原理——总线(第三章)

1.总线的概念及分类

1.1总线概念

1.1.1总线概述

总线是一组能为多个部件分时共享的公共信息传送线路。(一发送,多接受)

1.1.2为什么要使用总线?

早期计算机多使用分散连接(即对每一个部件都有专门的连接线路),这种线路复杂,不易实现随时增删外部设备。

为了更好的解决I/O设备与总线之间连接的灵活问题,计算机结构由分散连接转变为总线连接。

1.1.3总线的特性

|------|-------------------|
| 机械特性 | 管脚数,尺寸,形状 |
| 电气特性 | 传输方向和有效高低电平 |
| 功能特性 | 每根传输线的功能:数据,地址,控制 |
| 时序特性 | 信号的时序关系 |

1.2总线的分类

1.2.1按数据传输格式

1.2.1.1串行总线

特点:只能进行单bit发送

代表:USB,DATA硬盘,PCI-E,UART,I2P,RS232

优点:只需要一条传输线,成本低廉,广泛应用于长距离传输(抗干扰能力强);应用于计算机内部时节省布线空间;

缺点:在数据传输和接收时需要数据的拆卸和装配,需要考虑串行并行换行问题

1.2.1.2并行总线

特点:可以同时进行多bit发送

代表:内存,PADA硬盘,PCI,STD,IEEE488

优点:电路逻辑时序比较简单,电路实现比较容易

缺点:信号线多,占用较多的布线空间;远距离传输成本高;当传输频率高时,并行信号线之间影响严重,对每条线的等长要求越高,所以无法持续提高传输频率

1.2.2按功能(连接的部件)分类

1.2.2.1片内总线

概述:系统内部的总线

cpu内部各部件(寄存器与寄存器,寄存器与ALU)的公共连线

1.2.2.2系统总线

概述:系统内各功能部件(I/O接口,cpu,内存)之间的连线

|------------------|------------------|------------------------------|
| 系统总线 |||
| 数据总线 | 地址总线 | 控制总线 |
| DB(Date Bus) | AB(Address Bus) | CB(Control Bus) |
| 双向 | 单向 | 整体双向(单根单向) |
| 传输数据信息,操作数,指令 | 传输地址信息 | 传出:CPU发送控制信号 传入:主存(外设)接受,并反馈 |
| 位数(根数)与机器、存储字长有关 | 位数与设备个数、主存空间大小有关 | 与信号个数有关 |

1.2.2.3通信总线

概述:通信总线是用于计算机系统之间或计算机系统与其他系统之间信息传达的总线,通信总线也成为外部总线

1.2.3按时序控制分类

同步总线:

异步总线:

1.3系统总线结构

1.3.1单总线结构

特点:CPU、主存、I/O设备都接在一条系统总线上,可以实现I/O设备与主存、I/O设备与CPU、I/O设备与I/O设备之间的信息交换

优点:电路简单,成本低廉,便于接入设备

缺点:带宽低,载付重,多部件争抢唯一的总线,不能支持并发传送操作,传输数据快的设备被传输数据慢的设备拖累,效率低下

1.3.2双总线结构

特点:有两条总线一条主存总线用于CPU、主存和通道之间进行数据交换,一条I/O总线用于多个外部设备和通道进行数据交换

通道:是具有特殊功能的处理器,能够对I/O设备进行统一管理,通道程序存放在主存中。

主存总线:支持猝发传送:送出一个地址收到多个地址的连续数据。

优点:将低速度的I/O设备从单总线上分离出来,实现储存器总线和I/O总线分离

缺点:需要增加通道等的硬件设备

1.3.3三总线结构

特点:通过(DMA总线,主存总线,I/O总线)三条独立的总线来构成信息通路

优点:缓和了CPU和I/O设备之间的速度矛盾,提高了I/O设备的性能,使其更快的响应命令,提高系统吞吐量

缺点:三条总线不能同时工作,系统的工作效率较低

1.3.4四总线结构

桥接器:用于连接不同总线,具有数据缓冲、转换和控制功能。

特点:越靠近CPU总线速度越快

2.总线的性能指标

2.1总线的传输周期(总线周期)

一次总线操作需要的时间(包括:申请阶段、寻址阶段、传输阶段和结束阶段),通常由若干个时钟周期构成。

2.2总线时钟周期

即机器的时钟周期。(时钟周期:每一个脉冲信号的时间(时钟周期=1/CPU主频))计算机有一个统一的时钟,以控制整个计算机的各个部件,总线也要受此时钟的控制。(现代计算机通过桥接器来平衡,所以现代计算机中总线时钟周期也有可能有桥接器提供

2.3总线的工作频率

总线上各种操作的频率,为总线周期的倒数。

若总线周期=N个时钟周期,则总线工作频率=时钟频率/N.

实际上指的是一秒内传送几次数据

2.4总线的时钟频率

即机器的时钟频率,为时钟周期的倒是。若时钟周期为T,则时钟周期频率为1/T。

实际上指的是一秒钟有多少个时钟周期

2.5总线宽度

又称为总线位宽,它是总线上能够同时传输的数据位数,通常指的是数据总线的根数。

2.6总线带宽

可以理解为总线的数据传输率,即单位时间内总线上可传输的数据位数,通常用每秒钟传送可 的信息的字节数来衡量,单位可以用字节/秒表示。

总线带宽=总线的工作频率*总线的宽度(bit/s) =总线的工作频率*总线的宽度/8(B/s)

=总线宽度/总线周期(bit/s) =总线宽度/(总线周期*8)(B/s)

总线带宽指的是总线本身所能达到的最高的传输速率

2.7总线复用

指的是一种信号线在不同时间传输不同的信息,可以用较少的线传输更多的信息,从而节省了空间和成本。(一根线当两根用,不同时间不同用处)

2.8信号线数

地址总线、数据总线和控制总线三种总线书的总和成为信号线数。

3.总线仲裁(408大纲已删,简单了解即可)

3.1为什么要进行总线仲裁?

总线仲裁是为了解决多个设备征用总线的问题。

同一时刻只有一个设备可以进行总线传输操作,可以有一个或多个设备从总线中接受数据。

将总线上连接的各个设备按其对总线有无控制功能可以分为:

主设备:获得对总线控制权的设备(可以进行总线传输的设备)

从设备:被主设备访问的设备,只能相应从主设备发来的各种总线命令。

而总线作为一种共享资源,不可避免的会出现同一时刻有多个主设备竞争总线控制权的问题。

3.2总线仲裁的定义

多个主设备争抢 总线控制权时,以某种方式选择一个 主设备优先获得总线控制权称为总线仲裁

3.3总线仲裁的方式

3.3.1集中仲裁方式

3.3.1.1工作流程

1.主设备发出请求信号;

2.若多个主设备同时要使用总线,则由总线控制器的判优、仲裁逻辑按照一定的优先等级顺序排列

3.主设备传输数据

3.3.1.2链式查询方式

特点:离总线控制器越近的部件其优先级越高;离总线控制器越远的部件其优先级越低

BS总线忙信号由总线控制权设备发出。

优点:优先级固定,结构简单,只需要很少几根控制线就能按一定优先次序实现总线控制,扩充容易。

缺点: 对硬件电路的故障敏感,并且优先级不能改变。

当优先级高的部件频繁请求使用总线时,会使优先级较低的部件长期不能使用总线。

3.3.1.3计数器查询方式

特点:用计数器来决控制总线使用权,相比链式查询方式多了一组地址线,少了一根总线响应线BG;它仍共用一根总线请求线。

优点:计数器的初始值可以改变优先次序,对电路故障没有链式敏感

缺点: 增加了控制线数,控制相对链式查询相对复杂

3.3.1.4独立请求方式

特点:每个设备都有独立的总线请求线BRi 和独立的设备允许线BGi

优点:响应速度快,总线允许信号BG从控制器直接到相关设备,不必再设备减传递或者查询。对优先控制更加灵活。

缺点:电路控制线数量多,总线控制逻辑更加复杂。

3.3.2分布仲裁方式

特点:不需要中央仲裁器,每个潜在的主模块都有自己的仲裁器和仲裁号,多个仲裁器竞争使用总线。(仲裁号高的先相应)。

4.总线的操作和定时

4.1总线传输的四个阶段

1.申请分配阶段

由需要使用总线的主模块设备提出申请,仲裁后决定总线归属。(可以分为传输请求总线仲裁两个阶段)

2.寻址阶段

获得使用权的主模块通过总线发出本次要访问的从模块地址 和有关命令,启动参与本次传输的从模块。

3.传输阶段

主模块和从模块进行数据交换,可以单向或者双向进行数据传送。

4.结束阶段

主模块的有关信息从总线上撤除,让出总线使用权。

4.2总线定时

总线定时指的是:主模块和从模块在双方交换数据的过程中需要时间 上的配合关系的控制,这种控制称为总线定时,他的实质是一种协议或规则。

4.2.1同步通信(同步定时方式)

特点:采用统一的时钟,每个部件或者设备发送或接受都在总线周期内的固定时间,一个总线周期内只能进行一次数据的传输和接收。

优点:传送速度快,具有加高的传输效率;总线控制逻辑简单。

缺点:主从设备属于强制性同步;不能及时数据的有效性检验,可靠性较差。

同步通信适用于总线长度较短 及总线部件存取时间比较接近的系统

4.2.1异步通信(异步定时方式)

4.2.1.1不互锁方式


4.2.1.2半互锁方式


4.2.1.3全互锁方式

|--------------|------|-------|-------|
| 名字 | 互锁通信 | 半互锁通信 | 全互锁通信 |
| 速度 | 快 | 中 | 慢 |
| 安全性 | 低 | 中 | 高 |
| 请求结束是否需要回答开始 | 否 | 是 | 是 |
| 回答结束是否需要请求结束 | 否 | 否 | 是 |

优点:总线周期长度可变,能保证两个工作速度相差很大的部件或设备之间可靠的进行数据交换,自动适应时间配合。

缺点:比同步通信更加复杂,速度比同步通信要慢。

4.2.3半同步通信

结合了同步通信和异步通信

特点:增加了一个等待响应信号

4.2.4分离式通信

特点:

1.将总线传输周期分为两个子周期

子周期1:组模块申请占用总线,使用完后放弃总线使用权

子周期2:从模块申请占用总线,将信息传至总线上

2.采用同步方式通信,不等对方回答

3.各模块准备数据是,不占用总线

4.总线利用率提高

5.总线标准(408大纲已删,简单了解即可)

(略)

能看到这里不容易,点个关注不迷路

相关推荐
Be Legendary-CGK5 小时前
有源模拟滤波器的快速设计
嵌入式硬件·硬件工程
日晨难再7 小时前
Formality:set_svf命令
硬件工程·数字ic
ye150127774558 小时前
220V降12V700mA非隔离恒压WT5110
其他·硬件工程
Modest1y1 天前
VAS1260Q奇力LED驱动芯片DCDC降压恒流可替代Diodes8860
单片机·嵌入式硬件·汽车·硬件工程·pcb工艺
陌夏微秋2 天前
STM32单片机芯片与内部03 GPIO-LED控制-硬件、库函数配置、HAL库配置
stm32·单片机·嵌入式硬件·51单片机·硬件工程
aixingkong9212 天前
PCIE错误系统
硬件架构·硬件工程
willhuo3 天前
可编程4G+GPS网关
linux·自动化·硬件工程·lua·visual studio·pcb工艺
David WangYang5 天前
在 Zemax 中使用 CAD 镜头的逆向血眼模型
硬件工程
Hqst_Kevin5 天前
如何选择一款合适的网络变压器
网络·网络安全·硬件工程·信息与通信·可信计算技术