学习笔记:Verilog过程结构及在线仿真

  1. 参考
    https://www.runoob.com/w3cnote/verilog-process-structure.html
  2. 过程结构语句有 2 种,initial 与 always 语句
    行为级建模的 2 种基本语句。
    一个模块中可以包含多个 initial 和 always 语句,但 2 种语句不能嵌套使用。
    这些语句在模块间并行执行,与其在模块的前后顺序没有关系。
    但是 initial 语句或 always 语句内部可以理解为是顺序执行的(非阻塞赋值除外)。
    每个 initial 语句或 always 语句都会产生一个独立的控制流,执行时间都是从 0 时刻开始。
  3. initial语句
    initial 语句从 0 时刻开始执行,只执行一次,多个 initial 块之间是相互独立的。
    如果 initial 块内包含多个语句,需要使用关键字 begin 和 end 组成一个块语句。
    如果 initial 块内只要一条语句,关键字 begin 和 end 可使用也可不使用。
    initial 理论上来讲是不可综合的,多用于初始化、信号检测等。
    示例代码,见前一篇文章:https://blog.csdn.net/weixin_43172531/article/details/144547254
c 复制代码
    initial begin
        ai         = 0 ;
        #25 ;      ai        = 1 ;
        #35 ;      ai        = 0 ;        //absolute 60ns
        #40 ;      ai        = 1 ;        //absolute 100ns
        #10 ;      ai        = 0 ;        //absolute 110ns
    end
 
    initial begin
        bi         = 1 ;
        #70 ;      bi        = 0 ;        //absolute 70ns
        #20 ;      bi        = 1 ;        //absolute 90ns
    end
  1. always 语句
    always 语句是重复执行的。always 语句块从 0 时刻开始执行其中的行为语句;当执行完最后一条语句后,便再次执行语句块中的第一条语句,如此循环反复。
    由于循环执行的特点,always 语句多用于仿真时钟的产生,信号行为的检测等。
    下面用 always 产生一个 100MHz 时钟源,并在 1010ns 时停止仿真代码如下。
c 复制代码
`timescale 1ns/1ns
 
module test ;
 
    parameter CLK_FREQ   = 100 ; //100MHz
    parameter CLK_CYCLE  = 1e9 / (CLK_FREQ * 1e6) ;   //switch to ns
 
    reg  clk ;
    initial      clk = 1'b0 ;      //clk is initialized to "0"
    always     # (CLK_CYCLE/2) clk = ~clk ;  //generating a real clock by reversing
 
    always begin
        #10;
        if ($time >= 1000) begin
            $finish ;
        end
    end
 
endmodule
  1. 仿真代码
c 复制代码
// https://hdlbits.01xz.net/wiki/Iverilog
`timescale 1ns/1ns

module top_module ();
    parameter CLK_FREQ   = 100 ; //100MHz
    parameter CLK_CYCLE  = 1e9 / (CLK_FREQ * 1e6) ;   //switch to ns
    reg clk;
    initial clk = 1'b0 ;      //clk is initialized to "0"
    always # (CLK_CYCLE/2) clk = ~clk ; //generating a real clock by reversing
    
    reg  ai, bi ;

    initial `probe_start; // Start the timing diagram

    `probe(clk);
    `probe(ai);
    `probe(bi);

    initial begin
        $dumpfile("wave.vcd"); // Enable waveform dumping
        $dumpvars(0, top_module); // Dump all signals in top_module
    end

    initial begin
        ai        = 0 ;
        #25 ;      ai        = 1 ;
        #35 ;      ai        = 0 ;        //60ns
        #40 ;      ai        = 1 ;        //100ns
        #10 ;      ai        = 0 ;        //110ns
    end
 
    initial begin
        bi        = 1 ;
        #70 ;      bi        = 0 ;
        #20 ;      bi        = 1 ;
    end
  
    initial begin
        #150; // Simplified termination
        $finish;
    end

    initial begin
        $monitor("Time = %0t, clk = %b, ai = %b, bi = %b", $time, clk, ai, bi);
    end

endmodule
  1. 仿真结果
相关推荐
千宇宙航3 小时前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航8 小时前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA20 小时前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda1 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安2 天前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search72 天前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发
search72 天前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者2 天前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky2 天前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构