AGM FPGA如何配置上拉或者下拉电阻

AGM FPGA如何配置上拉或者下拉电阻?

1. 如何配置上拉电阻

配置完成之后重新编译,在工程文件下的*,qsf文件中就能发现这样一句话:

set instance assignment -name WEAK PULL UP RESISTOR ON -to fm

这句话表明,fm这个引脚已经设置为弱上拉了。

AGM 对管脚的配置放在asf里也可以,格式一样。.asf文件是supra直接调用的。修改.asf文件后,supra直接compile就行了,这是最简单有效的方式。

以下是一个配置弱上拉的实例:

对应的配置代码:

set_global_assignment -name RESERVE_ALL_UNUSED_PINS WEAK_PULL_UP

set_location_assignment PIN_1 -to clk

set_location_assignment PIN_2 -to rst
set_location_assignment PIN_3 -to led[0]
set_location_assignment PIN_4 -to led[1]
set_location_assignment PIN_5 -to led[2]

set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to rst

2. 如何设置下拉

set_instance_assignment -name CFG_KEEP -to XXXXX 2'b01

加下拉电阻。

以上就是配置上拉和下拉电阻的简单方法。

相关推荐
hahaha60162 小时前
xilinx的gt的ALIGN_COMMA_WORD设置的作用
fpga开发
第二层皮-合肥8 小时前
实战案例-FPGA如何实现JESD204B确定性延迟
fpga开发
CFAteam9 小时前
DeepSeek AI功能演示:如何生成Verilog脚本
人工智能·ai·fpga开发·llama
灏瀚星空9 小时前
高频交易技术:订单簿分析与低延迟架构——从Level 2数据挖掘到FPGA硬件加速的全链路解决方案
人工智能·python·算法·信息可视化·fpga开发·架构·数据挖掘
9527华安9 小时前
Altera系列FPGA基于ADV7180解码PAL视频,纯verilog去隔行,提供2套Quartus工程源码和技术支持
fpga开发·quartus·altera·pal·adv7180·去隔行·bt565
第二层皮-合肥16 小时前
实战案例-JESD204B 多器件同步
fpga开发
ThreeYear_s1 天前
基于FPGA的PID算法学习———实现P比例控制算法
学习·fpga开发
电院工程师2 天前
ChipWhisperer教程(三)
笔记·python·嵌入式硬件·安全·fpga开发·安全架构
sz66cm2 天前
FPGA基础 -- 什么是 Verilog 的模块(`module`)
fpga开发
anhuihbo2 天前
FPGA实现VESA DSC编码功能
fpga开发·vesa dsc