AGM FPGA如何配置上拉或者下拉电阻

AGM FPGA如何配置上拉或者下拉电阻?

1. 如何配置上拉电阻

配置完成之后重新编译,在工程文件下的*,qsf文件中就能发现这样一句话:

set instance assignment -name WEAK PULL UP RESISTOR ON -to fm

这句话表明,fm这个引脚已经设置为弱上拉了。

AGM 对管脚的配置放在asf里也可以,格式一样。.asf文件是supra直接调用的。修改.asf文件后,supra直接compile就行了,这是最简单有效的方式。

以下是一个配置弱上拉的实例:

对应的配置代码:

set_global_assignment -name RESERVE_ALL_UNUSED_PINS WEAK_PULL_UP

set_location_assignment PIN_1 -to clk

set_location_assignment PIN_2 -to rst
set_location_assignment PIN_3 -to led[0]
set_location_assignment PIN_4 -to led[1]
set_location_assignment PIN_5 -to led[2]

set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to rst

2. 如何设置下拉

set_instance_assignment -name CFG_KEEP -to XXXXX 2'b01

加下拉电阻。

以上就是配置上拉和下拉电阻的简单方法。

相关推荐
S&Z34639 小时前
[SZ901]高级功能:远程调试
fpga开发
醇氧10 小时前
【学习】冯诺依曼架构和哈弗架构
fpga开发
尤老师FPGA12 小时前
HDMI数据的接收发送实验(七)
fpga开发
学习永无止境@13 小时前
FPGA设计中,主时钟与虚拟时钟的定义
fpga开发
进击的横打13 小时前
【车载开发系列】系统时钟与定时器
stm32·单片机·fpga开发
Nobody3313 小时前
Avalon® 接口规范知识文档(v2018.09.26)
fpga开发
GateWorld15 小时前
FPGA内部模块详解之六 FPGA的“心跳”与“神经网络”——时钟网络与布线资源深度解析
fpga开发·fpga内部时钟网络·fpga布线资源
lit_wei18 小时前
【ZYNQ的DMA获取FPGA数据处理,零拷贝,DMA方式】
fpga开发
FPGA-ADDA18 小时前
Xilinx Zynq UltraScale+ RFSoC XCZU47DR 开发板
fpga开发·fpga·rfsoc·xczu47dr
unicrom_深圳市由你创科技21 小时前
FPGA如何实现高速接口(PCIe/DDR4/QSFP28)?
fpga开发