AGM FPGA如何配置上拉或者下拉电阻

AGM FPGA如何配置上拉或者下拉电阻?

1. 如何配置上拉电阻

配置完成之后重新编译,在工程文件下的*,qsf文件中就能发现这样一句话:

set instance assignment -name WEAK PULL UP RESISTOR ON -to fm

这句话表明,fm这个引脚已经设置为弱上拉了。

AGM 对管脚的配置放在asf里也可以,格式一样。.asf文件是supra直接调用的。修改.asf文件后,supra直接compile就行了,这是最简单有效的方式。

以下是一个配置弱上拉的实例:

对应的配置代码:

set_global_assignment -name RESERVE_ALL_UNUSED_PINS WEAK_PULL_UP

set_location_assignment PIN_1 -to clk

set_location_assignment PIN_2 -to rst
set_location_assignment PIN_3 -to led0
set_location_assignment PIN_4 -to led1
set_location_assignment PIN_5 -to led2

set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to rst

2. 如何设置下拉

set_instance_assignment -name CFG_KEEP -to XXXXX 2'b01

加下拉电阻。

以上就是配置上拉和下拉电阻的简单方法。

相关推荐
西安景驰电子9 小时前
PCIe 授时卡原理及应用
运维·服务器·windows·单片机·嵌入式硬件·fpga开发
落chen10 小时前
基于Vivado的FIFO-IP核-强化篇
fpga开发
公众号:fuwuqiBMC14 小时前
(转自“服务器BMC”)服务器BMC芯片——AST1840
运维·服务器·fpga开发
国科安芯14 小时前
还是4位?ASC8T245S 与 ASC4T245S 的双向电平转换选型实战
单片机·嵌入式硬件·物联网·fpga开发·机器人·云计算
Rambo.xia1 天前
接口协议避坑 · 第5篇:多器件级联时序踩坑实录
fpga开发
紫霄芯语2 天前
观察者模式在FPGA中断系统的实战重构
观察者模式·fpga开发·重构
ARM+FPGA+AI工业主板定制专家2 天前
国产化RK3576+FPGA架构|晶圆传输机器人高速定位+AI瑕疵检测一体化方案
fpga开发·架构·机器人·嵌入式·fpga·工控·机器人运控
Eloudy3 天前
FPGA (QSFP28 + CMAC US+ RoCEv2) 与 Ubuntu22 + Mellanox 网卡直连分析
fpga开发
szxinmai主板定制专家3 天前
RK3568+FPGA高速并行采集|半导体探针测试设备多通道同步数据采集系统设计
人工智能·嵌入式硬件·计算机视觉·fpga开发
ARM|X86+FPGA工业主板厂家4 天前
RK3588+FPGA+EtherCAT异构架构解析|工业场景如何同时保住AI算力与微秒级运动实时性
人工智能·fpga开发·架构