AGM FPGA如何配置上拉或者下拉电阻

AGM FPGA如何配置上拉或者下拉电阻?

1. 如何配置上拉电阻

配置完成之后重新编译,在工程文件下的*,qsf文件中就能发现这样一句话:

set instance assignment -name WEAK PULL UP RESISTOR ON -to fm

这句话表明,fm这个引脚已经设置为弱上拉了。

AGM 对管脚的配置放在asf里也可以,格式一样。.asf文件是supra直接调用的。修改.asf文件后,supra直接compile就行了,这是最简单有效的方式。

以下是一个配置弱上拉的实例:

对应的配置代码:

set_global_assignment -name RESERVE_ALL_UNUSED_PINS WEAK_PULL_UP

set_location_assignment PIN_1 -to clk

set_location_assignment PIN_2 -to rst
set_location_assignment PIN_3 -to led[0]
set_location_assignment PIN_4 -to led[1]
set_location_assignment PIN_5 -to led[2]

set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to rst

2. 如何设置下拉

set_instance_assignment -name CFG_KEEP -to XXXXX 2'b01

加下拉电阻。

以上就是配置上拉和下拉电阻的简单方法。

相关推荐
upper202010 小时前
从零开始动手做Verilog实验--04--11阶FIR滤波器
fpga开发
nuoxin11413 小时前
SSD201-富利威
arm开发·驱动开发·fpga开发·ffmpeg·射频工程
哄娃睡觉13 小时前
FPGA、ARM、MCU、DSP的区别
fpga开发
nature_forest1 天前
vivado2018.2固化程序方法之.bin文件固化法
windows·fpga开发
m0_46644103詹湛1 天前
FPGA时序优化与高速接口实战手册
笔记·学习·fpga开发·硬件架构·verilog
upper20201 天前
从零开始做Verilog实验--01--4位计数器
fpga开发
upper20201 天前
从零开始动手做Verilog实验--02--模为60的BCD加法器
fpga开发
nbwenren1 天前
基于AD9250数据接收的FPGA纯Verilog实现JESD204B协议及三套工程源码支持
fpga开发
upper20201 天前
从零开始动手做Verilog实验--03--自动售卖机
fpga开发
salipopl2 天前
FPGA中AXI-FIFO主机接口的自定义实现与versal读写工程分析
网络·fpga开发