AGM FPGA如何配置上拉或者下拉电阻

AGM FPGA如何配置上拉或者下拉电阻?

1. 如何配置上拉电阻

配置完成之后重新编译,在工程文件下的*,qsf文件中就能发现这样一句话:

set instance assignment -name WEAK PULL UP RESISTOR ON -to fm

这句话表明,fm这个引脚已经设置为弱上拉了。

AGM 对管脚的配置放在asf里也可以,格式一样。.asf文件是supra直接调用的。修改.asf文件后,supra直接compile就行了,这是最简单有效的方式。

以下是一个配置弱上拉的实例:

对应的配置代码:

set_global_assignment -name RESERVE_ALL_UNUSED_PINS WEAK_PULL_UP

set_location_assignment PIN_1 -to clk

set_location_assignment PIN_2 -to rst
set_location_assignment PIN_3 -to led[0]
set_location_assignment PIN_4 -to led[1]
set_location_assignment PIN_5 -to led[2]

set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to rst

2. 如何设置下拉

set_instance_assignment -name CFG_KEEP -to XXXXX 2'b01

加下拉电阻。

以上就是配置上拉和下拉电阻的简单方法。

相关推荐
Joshua-a9 小时前
Quartus命令行烧录FPGA
fpga开发
FPGA_无线通信12 小时前
OFDM FFT 时频域转换
fpga开发
XINVRY-FPGA13 小时前
EP4CE30F23I7N Altera Cyclone IV E SRAM FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·信息与通信·信号处理·fpga
1560820721914 小时前
FPGA(采用RGMII接口)逻辑实现千兆网TCP/IP协议栈调试记录
网络协议·tcp/ip·fpga开发
9527华安15 小时前
FPGA纯verilog实现JESD204B协议,基于AD9250数据接收,提供3套工程源码和技术支持
fpga开发·jesd204b·ad9250
FPGA_无线通信15 小时前
OFDM 精频偏补偿
算法·fpga开发
我爱C编程17 小时前
【仿真测试】基于FPGA的完整16QAM软解调链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·16qam·软解调·帧同步·维特比译码·频偏估计·定时点提取
高速上的乌龟17 小时前
Lattice LFCPNX-100 Fpga开发+源码:基于spi协议的flash驱动控制
fpga开发
ehiway19 小时前
中科亿海微SoM模组——FPGA高速信号采集解决方案
fpga开发
tiantianuser1 天前
RDMA设计13:融合以太网协议栈设计2
fpga开发·rdma·高速传输·cmac·roce v2