3. FPGA内部存储资源

资源介绍

在FPGA内部主要存储资源位RAM和DDR寄存器和SDRAM不同,FPGA内部的RAM类似与SRAM,写入和写出基本在一个时钟就能搞定,然而SDRAM需要做预充电,行开启,列开启等一系列操作,所以RAM的效率比较高。

主要的RAM块

  • 单端口RAM
    • 读写共用一个地址,通过读写使能进行区分是写操作还是读操作
  • 简单双单口RAM
    • 读写地址分开,读操作和写操作可以同时进行,但是对于同时读写一个地址的情况需要进行仲裁是写有先还是读优先都可以设置,使用与同步FIFO的构建也适合异步FIFO的构建- 真双单口RAM - 有两套独立的读写端口,类似于将两个简单双端口RAM进行的拼接
相关推荐
码农小韩9 小时前
FPGA学习(一)——LED点灯与开发流程
学习·fpga开发·入门·环境配置·仿真·点灯
FPGA小迷弟10 小时前
FPGA 与千兆以太网:各类物理接口的形式、区别、使用方法与应用场景详解
tcp/ip·macos·fpga开发·udp·fpga
NamoAmitabha12811 小时前
Zynq 的 AXI GPIO,是“ARM 通过一条国际标准高速公路(AXI 总线),去遥控 FPGA 里的一个寄存器”。---deepseek
fpga开发·zynq--ps
NamoAmitabha12812 小时前
ARM 不懂寄存器,它只懂内存地址---deepseek
fpga开发·zynq--ps
FPGA小迷弟14 小时前
FPGA 千兆以太网帧格式全解:从 IEEE 802.3 帧结构到 Verilog 收发实现
人工智能·5g·fpga开发·架构·硬件架构
幻智星科技15 小时前
FPGA数据采集接口选型终极指南
fpga开发·udp·硬件架构
星夜离尘5615 小时前
用 SystemVerilog 写一个可背压的流式 RLE 编码器:计数拆分、包尾与 flush 的完整实现
fpga开发
NamoAmitabha12819 小时前
ARM 不懂寄存器,它只懂内存地址--deepseek
fpga开发·zynq--ps
hahaha60161 天前
3NRD降噪算法FPGA实现8并行度设计
fpga开发
松小白song1 天前
一次“载电流显示为 0“的排查经历:负值钳位引发的踩坑
fpga开发