在FPGA中，LUT（查找表，Look-Up Table）是实现组合逻辑功能的基本单元，其本质就是一个RAM。
当用户通过原理图或者HDL语言描述了一个逻辑电路以后，FPGA软件会自动计算逻辑电路的所有可能结果，并将结果事先写入RAM。这样，每输入一个信号进行逻辑运算就相当于输入一个地址进行查表，找出地址对应的内容，然后将其输出即可。
一个 n n n输入的逻辑运算，不管是与或非运算还是异或运算，最多只可能存在 2 n 2^n 2n种结果，如下图所示的4输入与门共有16种输出结果
LUT的实现方式如下图
