Quartus In-System Sources and Probes Editor 的使用说明

文章目录

前言

Quartus 提供了 In-System Sources and Probes Editor 调试工具,通过 JTAG 接口使用该工具可以驱动和采样内部节点的逻辑值。即通过 Sources 功能来驱动 FPGA 内部信号,通过 Probes 功能来探测内部节点的逻辑值。在系统设计还不完整的时候可以利用该工具模拟众多的输入激励。比如,可以通过该 IP 核来实时修改内部某些寄存器的值,而不用重新修改代码,再全编译,再下载调试。下图就是 In-System Sources and Probes Editor 的框图结构。

使用说明

驱动流程:通过 Quartus 软件发送驱动信号,经由 JTAG 接口发送到 FPGA 芯片,通过 FPGA 的 JTAG 接口传送到 In-System Sources and Probes Editor IP 核,通过该 IP 核的 Sources 端口来驱动内部信号。

探测流程:通过 Probes 端口输入探测信号到 In-System Sources and Probes Editor IP 核,IP 核通过 JTAG 接口将探测的信号发送到 Quartus 软件。

下面给出使用 In-System Sources and Probes Editor 的步骤:

  1. 例化 In-System Sources and Probes Editor IP 核,名为 In-System Sources & Probes Intel FPGA IP,点击进入 IP 参数设置界面。
  2. 红框 1 处,是否设置 IP 核的 ID 号。因为在一个工程中,可以例化多个 In-System Sources and Probes Editor IP 核,该 ID 号就是用来区分不同的 IP 核。默认即可。
    红框 2 处,用来设置探测端口(Probes)的位宽。范围是 0-511 位宽。
    红框 3 处,用来设置驱动端口(Sources)的位宽,设置驱动信号的初始值以及发送驱动信号是否与源时钟同步。默认即可。
  3. 点击 Finish,完成 IP 核的例化。
  4. 在工程中添加 IP 核的例化。
c 复制代码
    vio u0 (
        .source (_connected_to_source_), //  output,  width = 1, sources.source
        .probe  (_connected_to_probe_)   //   input,  width = 1,  probes.probe
    );
  1. 全编译工程。
  2. Tools-> 打开 In-System Sources and Probes,界面如下图所示。下载 .sof 文件。
  3. 可以利用该工具产生所需激励,也可抓取数据。

参考资料

Intel® Quartus® Prime Pro Edition User Guide: Debug Tools

相关推荐
喜欢丸子头12 小时前
xilinx vivado fir ip(FIR Compiler)核 ADC高采样率,FPGA工作时钟为采样率的1/4,同一个时钟周期来四个数据。
fpga开发
璞致电子12 小时前
【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册
嵌入式硬件·fpga开发·fpga·fpga开发板·xilinx开发板
红糖果仁沙琪玛19 小时前
fpga iic协议
fpga开发
嵌入式-老费20 小时前
Zynq开发实践(FPGA之pwm输出)
fpga开发
hexiaoyan82721 小时前
光纤加速的板卡设计原理图:基于6U VPX XCVU9P+XCZU7EV的双FMC信号处理板卡
嵌入式硬件·fpga开发·光纤加速板卡·国产化板卡·xcvu9p板卡·xcvu9p
XiaoChaoZhiNeng1 天前
Altera Quartus17.1 Modelsim 库编译与仿真
fpga开发
燎原星火*2 天前
FPGA复位
fpga开发
博览鸿蒙2 天前
FPGA笔试面试常考问题及答案汇总
fpga开发
9527华安2 天前
FPGA实现Aurora 64B66B图像视频点对点传输,基于GTY高速收发器,提供2套工程源码和技术支持
fpga开发·音视频·aurora·高速收发器·gty·64b66b·点对点传输
博览鸿蒙2 天前
入行FPGA选择国企、私企还是外企?
fpga开发