基于FPGA的BPSK+costas环实现,包含testbench,分析不同信噪比对costas环性能影响

目录

1.算法仿真效果

2.算法涉及理论知识概要

3.Verilog核心程序

4.完整算法代码文件获得


1.算法仿真效果

本作品是之前作品的改进和扩展:

1.m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步_csdn基于fpga的bpsk-CSDN博客

2.m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小_基于fpga的载波同步技术-CSDN博客

在上述两个作品的基础上做了如下的改进:

第一、优化了环路滤波器,使得costas环收敛曲线接近理论曲线;

第二、增加了awgn信道模块,可以修改SNR,分析不同噪声对costas环的锁定性能影响;

vivado2019.2仿真结果如下**(完整代码运行后无水印)**:

局部放大:

仿真操作步骤可参考程序配套的操作视频。

2.算法涉及理论知识概要

Costas环是一种用于载波同步的常见方法,特别是在调制解调中,它被广泛用于解调相位调制信号,如二进制调相(BPSK)或四进制调相(QPSK)信号。它的目的是估计和追踪接收信号的相位偏移,以便正确解调数据。

其基本结构如下图所示:

Costas环结构:

如上图所示Costas环包括两个主要部分:一个偏移90度的本地振荡器(Local Oscillator,LO)和一个相移解调器。这两个部分协同工作来估计信号的相位偏移。

Costas环包括以下主要组件:

本地振荡器(Local Oscillator,LO): LO产生一个本地参考信号,其频率与接收信号的载波频率相同。这个本地参考信号通常包括正弦和余弦两路信号,相位相差90度。这两路信号将与接收信号相位进行比较。

相位解调器(Phase Detector): 相位解调器用于测量接收信号和本地振荡器之间的相位差。它的输出是一个带有相位信息的信号。

环路滤波器(Loop Filter): 环路滤波器对相位差信息进行滤波和处理,以生成一个控制电压。这个电压将用于调整本地振荡器的频率和相位,以最小化相位差。

本地振荡器控制单元: 这个单元接收来自环路滤波器的控制电压,并相应地调整本地振荡器的频率和相位。

输出: Costas环的输出是本地振荡器的相位信息,该信息已经被调整,以与接收信号的相位保持同步。这个输出可以用于解调接收信号。

Costas环原理:

Costas环的原理是利用接收信号和LO之间的相位差异来估计信号的相位偏移。当信号的相位偏移接近0或180度时,乘积信号的幅值最大,而当相位偏移接近90或270度时,乘积信号的幅值最小。因此,通过测量乘积信号的幅值,可以估计相位偏移。

设调制信号为m ( t ) ,m ( t ) 中无直流分量,则抑制载波的双边带信号为:

和接收信号相乘后,得到的信号为

滤波之后得到:

乘法鉴相器输出得到

当频偏较小时,上述公式近似为:

3.Verilog核心程序

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2025/01/19 01:40:07
// Design Name: 
// Module Name: tops_costas
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:


module tops_costas(
input            i_clk,
input            i_rst,
input signed[7:0]i_SNR,
input signed[1:0]i_msg,
output signed[7:0]o_msg_filter,
output  signed[15:0]o_msg_mod,
output  signed[15:0]o_msg_modn,
output signed[15:0]o_low_filter,
output signed[31:0]o_delta_fre
);
    
    
T_mod T_mod_u(
.i_clk        (i_clk),
.i_rst        (i_rst),
.i_msg        (i_msg),
.o_msg_filter (o_msg_filter),
.o_msg_mod    (o_msg_mod)
);

 
awgns awgns_u(
    .i_clk(i_clk), 
    .i_rst(i_rst), 
    .i_SNR(i_SNR), //这个地方可以设置信噪比,数值大小从-10~50,
    .i_din(o_msg_mod), 
    .o_noise(),
    .o_dout(o_msg_modn)
    );


R_demod R_demodu(
.i_clk        (i_clk),
.i_rst        (i_rst),
.i_mod        (o_msg_modn),
.o_low_filter (o_low_filter),
.o_delta_fre  (o_delta_fre)
);
    
    
    
endmodule
0sj_055m

4.完整算法代码文件获得

V

相关推荐
ehiway4 小时前
FPGA+GPU+CPU国产化人工智能平台
人工智能·fpga开发·硬件工程·国产化
蓑衣客VS索尼克9 小时前
什么是逻辑分析仪?
arm开发·人工智能·fpga开发
啄缘之间1 天前
4.6 学习UVM中的“report_phase“,将其应用到具体案例分为几步?
学习·verilog·uvm·sv
Terasic友晶科技1 天前
第29篇 基于ARM A9处理器用C语言实现中断<五>
c语言·fpga开发·定时器中断
9527华安1 天前
FPGA实现GTY光口视频转USB3.0传输,基于FT601+Aurora 8b/10b编解码架构,提供2套工程源码和技术支持
fpga开发·音视频·aurora·gty·usb3.0·ft601
博览鸿蒙1 天前
FPGA开发要学些什么?如何快速入门?
fpga开发
@晓凡2 天前
FPGA中利用fifo时钟域转换---慢时钟域转快时钟域
fpga开发
乘风~&2 天前
fpga助教面试题
fpga开发
Hcoco_me2 天前
HDLBits ——> Building Larger Circuits
fpga开发
碎碎思2 天前
FPGA DSP:Vivado 中带有 DDS 的 FIR 滤波器
fpga开发