20250117在Ubuntu20.04.6下使用灵思FPGA的刷机工具efinity刷机

20250117在Ubuntu20.04.6下使用灵思FPGA的刷机工具efinity刷机

2025/1/17 18:30

缘起:做Rockchip的项目RK3566/RK3588,由于编译服务器是ubuntu,RK3566/RK3588有Linux/Ubuntu下的刷机工具。

就顺手要了一下易灵思的FPGA的刷机工具,代理商:致远达FAE-Jeff18126339752就提供了

efinity-2024.2.294-ubuntu-x64.tar.bz2

efinity-installation-v3.5.pdf

并且非常惭愧/羞愧/遗憾的告诉我,在ubuntu下他们也没有用过。【不过他们真有,我只是随口问问^_】

【看来我是大陆第一个要/搞这个的!!!!^_】

周五 一月 17 25 17:35:47 - Starting Efinity IP Manager RPC Service...

周五 一月 17 25 17:35:50 - IP Manager RPC Server Connected.

周五 一月 17 25 17:35:51 - Running Efinity Programmer...

周五 一月 17 25 17:35:59 - Efinity Programmer finished. Exit code = 0 Exit status : Normal

周五 一月 17 25 18:16:35 - Running Efinity Programmer...

周五 一月 17 25 18:23:24 - Efinity Programmer finished. Exit code = 0 Exit status : Normal

周五 一月 17 25 18:16:38 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:16:38 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:16:38 - Switching to SPI mode because JTAG is not connected...

周五 一月 17 25 18:18:47 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:18:47 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:18:47 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:19:11 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:19:21 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:20:11 - ERROR: The FPGA given in the bitstream file does not match the FPGA you are trying to program. Check that you are using the correct bitstream file.

周五 一月 17 25 18:20:43 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:20:43 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:20:43 - Valid device ID found: 0x00210A79

周五 一月 17 25 18:20:55 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:20:59 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:20:59 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:20:59 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:21:01 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:21:15 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:21:32 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:21:46 - Valid device ID found: 0x00210A79

周五 一月 17 25 18:21:46 - Board Profile: Generic Board Profile Using FT2232H

周五 一月 17 25 18:21:46 - Using FTDI URL (SPI = ftdi://0x0403:0x6010:FT8P1ZWI/1, JTAG = ftdi://0x0403:0x6010:FT8P1ZWI/2)

周五 一月 17 25 18:21:46 - Auto configure JTAG Bridge Image = True

周五 一月 17 25 18:21:46 - Starting to program JTAG Bridge Image

周五 一月 17 25 18:21:46 - jtag programming started!

周五 一月 17 25 18:21:46 - JTAG Programming on ftdi://0x0403:0x6010:FT8P1ZWI/2

周五 一月 17 25 18:21:46 - Programming '/home/rootroot/版本管理/品灵的FPGA的20240704版本/jtag_spi_flash_loader.bit' via JTAG at freq 6.0 MHz

周五 一月 17 25 18:21:46 - Device ID read from JTAG: 0x00210A79

周五 一月 17 25 18:21:48 - ... finished with JTAG programming

周五 一月 17 25 18:21:48 - Connecting to JTAG_TAP: efx

周五 一月 17 25 18:21:49 - Manufacturing ID read from Flash Controller (via JTAG): 0xEF

周五 一月 17 25 18:21:49 - Flash Controller (via JTAG) at freq 6.0 MHz

周五 一月 17 25 18:21:49 - Flash device: Winbond W25Q32 4 MiB (JEDEC ID: 0xEF4016)

周五 一月 17 25 18:21:49 - Will perform mode 'all' on 679936 bytes starting at address 0x00000000 ...

周五 一月 17 25 18:21:49 - Erasing 662 KiB from flash @ 0x00000000 (may take a while...)

周五 一月 17 25 18:21:52 - Finished erase in 3 seconds

周五 一月 17 25 18:21:53 - Writing 662 KiB to flash @ 0x00000000 (may take a while...)

周五 一月 17 25 18:21:54 - ...10%

周五 一月 17 25 18:21:55 - ...20%

周五 一月 17 25 18:21:57 - ...30%

周五 一月 17 25 18:21:58 - ...40%

周五 一月 17 25 18:22:00 - ...50%

周五 一月 17 25 18:22:01 - ...60%

周五 一月 17 25 18:22:02 - ...70%

周五 一月 17 25 18:22:04 - ...80%

周五 一月 17 25 18:22:05 - ...90%

周五 一月 17 25 18:22:06 - ...100%

周五 一月 17 25 18:22:06 - Finished write in 13 seconds

周五 一月 17 25 18:22:06 - Reading 662 KiB from flash @ 0x00000000 (may take a while...)

周五 一月 17 25 18:22:08 - ...10%

周五 一月 17 25 18:22:09 - ...20%

周五 一月 17 25 18:22:10 - ...30%

周五 一月 17 25 18:22:12 - ...40%

周五 一月 17 25 18:22:13 - ...50%

周五 一月 17 25 18:22:15 - ...60%

周五 一月 17 25 18:22:16 - ...70%

周五 一月 17 25 18:22:17 - ...80%

周五 一月 17 25 18:22:19 - ...90%

周五 一月 17 25 18:22:20 - ...100%

周五 一月 17 25 18:22:21 - Finished read in 14 seconds

周五 一月 17 25 18:22:21 - Flash verify successful

周五 一月 17 25 18:22:21 - ... finished with Flash Controller (via JTAG)

参考资料:

https://mp.weixin.qq.com/s/gnTNsE_pdK_LiIQ3IrJnJg

Efinity软件安装-v5

原创 ramsey wang 易灵思FPGA技术交流 2024年09月14日 15:14 广东

https://mp.weixin.qq.com/s/kQmUqhieLmmlq-bSPZsGgA

易灵思下载器驱动安装-v2

原创 XLan FPGA 易灵思FPGA技术交流 2024年10月09日 10:55 广东

相关推荐
9527华安19 小时前
FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持
fpga开发·transceivers·arinc818
小蘇的FPGA20 小时前
fpga-wide-data-crc32
fpga开发
落雨无风1 天前
fpga板级调试常见问题
fpga开发
码农小韩2 天前
FPGA学习(一)——LED点灯与开发流程
学习·fpga开发·入门·环境配置·仿真·点灯
FPGA小迷弟2 天前
FPGA 与千兆以太网:各类物理接口的形式、区别、使用方法与应用场景详解
tcp/ip·macos·fpga开发·udp·fpga
NamoAmitabha1282 天前
Zynq 的 AXI GPIO,是“ARM 通过一条国际标准高速公路(AXI 总线),去遥控 FPGA 里的一个寄存器”。---deepseek
fpga开发·zynq--ps
NamoAmitabha1282 天前
ARM 不懂寄存器,它只懂内存地址---deepseek
fpga开发·zynq--ps
FPGA小迷弟2 天前
FPGA 千兆以太网帧格式全解:从 IEEE 802.3 帧结构到 Verilog 收发实现
人工智能·5g·fpga开发·架构·硬件架构
幻智星科技2 天前
FPGA数据采集接口选型终极指南
fpga开发·udp·硬件架构
星夜离尘562 天前
用 SystemVerilog 写一个可背压的流式 RLE 编码器:计数拆分、包尾与 flush 的完整实现
fpga开发