1.组合逻辑
在FPGA中，组合逻辑是哪些没有触发器作为存储单元的电路
LUT查找表就是组合逻辑电路，无时钟信号参与。
加法器，逻辑门，多路选择器，译码器
2.时序逻辑电路
输出依赖于当前输入，还依赖于过去
触发器，寄存器，计数器，状态机
相关推荐
FPGA小迷弟3 小时前
FPGA 时序约束基础：从时钟定义到输入输出延迟的完整设置daxi1508 小时前
Verilog入门实战——第3讲：流程控制语句（if-else / case / 循环结构）biubiuibiu10 小时前
工业机器人编程语言详解：多样化选择与应用lf28248143111 小时前
04 DDS信号发生器szxinmai主板定制专家12 小时前
基于 STM32 + FPGA 船舶电站控制器设计与实现ARM+FPGA+AI工业主板定制专家1 天前
基于ARM+FPGA+AI的船舶状态智能监测系统（二）软硬件设计，模拟量，温度等采集与分析szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计（一）总体设计方案，包括振动、压力、温度、流量等参数FPGA小迷弟1 天前
高频时钟设计：FPGA 多时钟域同步与时序收敛实战方案szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计（三）振动，流量，功耗，EMC，可靠性测试hoiii1871 天前
Vivado下Verilog交通灯控制器设计