1.组合逻辑
在FPGA中，组合逻辑是哪些没有触发器作为存储单元的电路
LUT查找表就是组合逻辑电路，无时钟信号参与。
加法器，逻辑门，多路选择器，译码器
2.时序逻辑电路
输出依赖于当前输入，还依赖于过去
触发器，寄存器，计数器，状态机
相关推荐
希言自然也18 小时前
FPGA 时序分析（一）I＇m a winner1 天前
基于FPGA的情绪感知系统设计方案：心理健康监测应用（一）嵌入式-老费1 天前
Zynq开发实践（Verilog、仿真、FPGA和芯片设计）hahaha60162 天前
pcie实现虚拟串口9527华安2 天前
FPGA高端项目：图像采集+Aurora 8B10B+UDP图传架构，基于GTH高速收发器的光口转网口，提供工程源码和技术支持徐晓康的博客2 天前
Verilog功能模块--SPI主机和从机(03)--SPI从机设计思路与代码解析listhi5203 天前
FPGA设计中的信号完整性量化与优化：探索高速数字系统的关键路径hahaha60163 天前
xilinx的oddr原语是否可以直接使用verilog实现？I＇m a winner4 天前
FPGA 在情绪识别领域的护理应用（三）小眼睛FPGA4 天前
【盘古100Pro+开发板实验例程】FPGA学习 | gamma 变化 | 图像实验指导手册