1.组合逻辑
在FPGA中，组合逻辑是哪些没有触发器作为存储单元的电路
LUT查找表就是组合逻辑电路，无时钟信号参与。
加法器，逻辑门，多路选择器，译码器
2.时序逻辑电路
输出依赖于当前输入，还依赖于过去
触发器，寄存器，计数器，状态机
相关推荐
FPGA小c鸡13 小时前
FPGA卷积层流水线加速：从入门到精通(附完整SystemVerilog实现)数字芯片实验室13 小时前
仿真器出bug了？分频时钟竞争的诡异仿真现象从此不归路14 小时前
FPGA 结构与 CAD 设计（第4章）下Terasic友晶科技15 小时前
7-DE10-Nano的HDMI方块移动案例的整体实现（含Quartus完整工程免费下载）碎碎思15 小时前
使用 Arm Cortex-M1 实现低成本图像处理系统 的 FPGA 方案详解minglie116 小时前
PetaLinux工程目录设备树文件结构与作用最遥远的瞬间16 小时前
二、FPGA程序固化Ghost Face...16 小时前
内存调试：2T/3T模式配置实战指南海涛高软16 小时前
Verlog实现串口的收发功能从此不归路16 小时前
FPGA 结构与 CAD 设计（第4章）上