1.组合逻辑
在FPGA中，组合逻辑是哪些没有触发器作为存储单元的电路
LUT查找表就是组合逻辑电路，无时钟信号参与。
加法器，逻辑门，多路选择器，译码器
2.时序逻辑电路
输出依赖于当前输入，还依赖于过去
触发器，寄存器，计数器，状态机
相关推荐
Js_cold1 天前
Verilog函数functionJs_cold1 天前
Verilog任务taskbrave and determined1 天前
可编程逻辑器件学习(day3)：FPGA设计方法、开发流程与基于FPGA的SOC设计详解Lee_yayayayaya1 天前
锁相环技术及FPGA实现Js_cold2 天前
Verilog局部参数localparampromising-w2 天前
【FPGA】使用移位实现LED流水灯爱吃汽的小橘2 天前
ZYNQ介绍ThreeYear_s2 天前
电力电子技术学习路径与FPGA/DSP技术结合方向（gemini生成）奋斗的牛马2 天前
FPGA—ZYNQ学习spi(六）GateWorld2 天前
FPGA核心约束类型与语法