1.组合逻辑
在FPGA中，组合逻辑是哪些没有触发器作为存储单元的电路
LUT查找表就是组合逻辑电路，无时钟信号参与。
加法器，逻辑门，多路选择器，译码器
2.时序逻辑电路
输出依赖于当前输入，还依赖于过去
触发器，寄存器，计数器，状态机
相关推荐
cmc102811 小时前
292.三段式状态机第三段时序逻辑用state_c与_n的差异分析智塑未来2 天前
FPGA开发板怎么选？先看资质、案例与研发底盘minglie12 天前
黑金AX301的SDRAMhahaha60162 天前
HLS高层次综合设计技巧--高层次综合设计探讨minglie13 天前
黑金AX301的EEPROM 24LC04Hello-FPGA3 天前
量子计算滨松c15550-22up单光子相机与PCIe1004采集卡9527华安3 天前
FPGA实现CameraLink转SFP光口，基于GT Transceivers Wizard Aurora8B10B编解码架构，提供4套工程源码和技术支持ALINX技术博客4 天前
【期刊共读】如何应对 FPGA 短缺常态？156082072194 天前
短波接收机灵敏度测试Riwuarua4 天前
从近似0基础开始FPGA开发 -- part.6 逻辑设计与状态机