1、使用FPGA准备点亮LED测试下板子，发现这个报错Error (12007): Top-level design entity "LEDLED" is undefined
工程如上图
报错如下图
2、分析到原因是因为工程名称和顶层模块里面的module名称不一样导致
解决办法：修改module名称和顶层模块的工程名同名
编译通过
相关推荐
LCMICRO-1331084774621 小时前
长芯微LPS123完全P2P替代ADP123，高性能、低压差的线性稳压器fei_sun1 天前
面经、笔试（持续更新中）xixixi777771 天前
通信领域的“中国速度”：从5G-A到6G，从地面到星空Nobody331 天前
Verilog always语句详解：从组合逻辑到时序逻辑李嘉图Ricado1 天前
FPGA 时序约束与分析白又白、1 天前
时序优化和上板调试小结Z22ZHaoGGGG1 天前
verilog实现采样电流有效值的计算fei_sun1 天前
牛客Verilog刷题篇my_daling1 天前
DSMC通信协议理解，以及如何在FPGA上实现DSMC从设备（1）fei_sun2 天前
FPGA&数字前端