1、使用FPGA准备点亮LED测试下板子，发现这个报错Error (12007): Top-level design entity "LEDLED" is undefined
工程如上图
报错如下图
2、分析到原因是因为工程名称和顶层模块里面的module名称不一样导致
解决办法：修改module名称和顶层模块的工程名同名
编译通过
相关推荐
9527华安7 小时前
FPGA实现Aurora 64B66B数据回环传输，基于GTY高速收发器，提供4套工程源码和技术支持嵌入式-老费9 小时前
Zynq开发实践（FPGA之verilog仿真）希言自然也2 天前
FPGA 时序分析（一）I＇m a winner2 天前
基于FPGA的情绪感知系统设计方案：心理健康监测应用（一）嵌入式-老费2 天前
Zynq开发实践（Verilog、仿真、FPGA和芯片设计）hahaha60163 天前
pcie实现虚拟串口9527华安3 天前
FPGA高端项目：图像采集+Aurora 8B10B+UDP图传架构，基于GTH高速收发器的光口转网口，提供工程源码和技术支持徐晓康的博客3 天前
Verilog功能模块--SPI主机和从机(03)--SPI从机设计思路与代码解析listhi5204 天前
FPGA设计中的信号完整性量化与优化：探索高速数字系统的关键路径hahaha60164 天前
xilinx的oddr原语是否可以直接使用verilog实现？