1、使用FPGA准备点亮LED测试下板子，发现这个报错Error (12007): Top-level design entity "LEDLED" is undefined
工程如上图
报错如下图
2、分析到原因是因为工程名称和顶层模块里面的module名称不一样导致
解决办法：修改module名称和顶层模块的工程名同名
编译通过
相关推荐
cycf1 天前
面向模块的综合技术之重定时优化（六）勇闯天涯＆波仔1 天前
verilog阻塞赋值和非阻塞赋值的区别FPGA-李宇航2 天前
FPGA中，“按键控制LED灯实验”学习中常见问题、解决思路和措施以及经验总结！！！（新手必看）czhaii2 天前
STC32G144K246，高速PWM@240Mhz 运行测试Moonnnn.2 天前
【FPGA】设计流程——Verilog输入国科安芯2 天前
AS32S601ZIT2抗辐照MCU在商业卫星飞轮系统中的可靠性分析promising-w2 天前
【FPGA】三八译码器verilog实现风已经起了2 天前
FPGA学习笔记——用Vitis IDE生成工程（串口发送）竹一阁2 天前
数字阵列雷达系统（一）——概念及组成Moonnnn.2 天前
【FPGA】设计流程——仿真验证