1、使用FPGA准备点亮LED测试下板子，发现这个报错Error (12007): Top-level design entity "LEDLED" is undefined
工程如上图
报错如下图
2、分析到原因是因为工程名称和顶层模块里面的module名称不一样导致
解决办法：修改module名称和顶层模块的工程名同名
编译通过
相关推荐
芯路行者17 小时前
7 HDLBits —— 验证：编写测试激励文件芯路行者18 小时前
4.1 HDLBits —— 时序逻辑电路之锁存器与触发器芯路行者21 小时前
5 HDLBits —— 构建更大的电路156082072191 天前
直流耦合采集卡前端电路调试芯路行者1 天前
4.3 HDLBits —— 时序逻辑电路之移位寄存器芯路行者1 天前
4.2 HDLBits —— 时序逻辑电路之计数器FPGA小迷弟1 天前
FPGA时序收敛实战：从约束编写到布局布线优化全流程FPGA小迷弟1 天前
AXI4-Stream协议详解与Vivado自定义IP核封装实战zlinear数据采集卡2 天前
数据采集卡从入门到精通（10）：采样率与分辨率的核心关系——反比律、架构分布与过采样zlinear数据采集卡2 天前
数据采集卡从入门到精通（9）：分辨率与精度——16位卡不等于1/65536的精度