1、使用FPGA准备点亮LED测试下板子，发现这个报错Error (12007): Top-level design entity "LEDLED" is undefined
工程如上图
报错如下图
2、分析到原因是因为工程名称和顶层模块里面的module名称不一样导致
解决办法：修改module名称和顶层模块的工程名同名
编译通过
相关推荐
Alaso_shuang3 小时前
verilog的学习文火冰糖的硅基工坊4 小时前
[硬件电路-124]：模拟电路 - 信号处理电路 - 测量系统的前端电路详解文火冰糖的硅基工坊4 小时前
[硬件电路-112]：模拟电路 - 信号处理电路 - 二极管的应用 - 峰值检测电路与波形展示XMAIPC_Robot7 小时前
基于STM32+FPGA工业打印机运动控制卡的核心解决方案ChipCamp1 天前
Chisel芯片开发入门系列 -- 14. CPU芯片开发和解释4(Load/Store指令再探)霖001 天前
深入讲讲异步FIFO水果里面有苹果1 天前
3-verilog的使用-1嵌入式-老费1 天前
再谈fpga开发（总结篇）minglie12 天前
基于 AXI-Lite 实现可扩展的硬件函数 RPC 框架（附完整源码）朱古力（音视频开发）2 天前
NDI开发指南