FPGA|IP核PLL调用测试:调用IP核

1、选择tools-》Megawizard plug-In manager

2、选择第一项,下一步

3、选择ATPLL,芯片系列、和输出文件类型,输出文件名称,单击next

4、出现配置PLL界面

5、选择输入时钟频率,单击next

6、生成reset、和locked信号,单击next

7、一路next到这个界面

8、我们输出5路信号

c0 25MHZ,c2 75MHZ,C2 100 MHZ C3 150MHZ c4 200MHZ,配置如下图

9、后面的可以保持默认,直接点击finish出现下图

10、继续点击finish ,选择yes

11、文件就生成了,IP和调用ok,可以在files里面查看生成的问价

相关推荐
szxinmai主板定制专家17 分钟前
电力设备RK3568/RK3576+FPGA,多系统混合部署Linux+RTOS RT-THREAD,强实时性
linux·运维·服务器·人工智能·嵌入式硬件·fpga开发
ALINX技术博客4 小时前
【黑金云课堂】FPGA技术教程Vitis开发:PS端DP接口解析
fpga开发·fpga
FakeOccupational5 小时前
fpga系列 HDL:跨时钟域同步 shift register同步(CDC)毛刺滤除&解码前去抖动滤波模块
fpga开发
小眼睛FPGA7 小时前
【紫光HiYou开源入门轻量级PCIE开发板PG2L25G】实验例程6-基于UDP 的以太网传输实验例程
fpga开发
高速上的乌龟8 小时前
Lattice LFCPNX-100 HSB+Fpga开发详解: MAC+PCS以太网SFP光口传输
单片机·嵌入式硬件·fpga开发
ALINX技术博客10 小时前
【黑金云课堂】FPGA技术教程Linux开发:电压温度检测/USB/eMMC
linux·fpga开发
小眼睛FPGA10 小时前
【紫光HiYou开源入门轻量级PCIE开发板PG2L25G】实验例程3-基于紫光FPGA 的UART 串口通信
fpga开发
liuluyang53011 小时前
SV 时钟移位示例代码解析
fpga开发·sv
dadaobusi11 小时前
100MHz/125MHz
fpga开发
unicrom_深圳市由你创科技11 小时前
如何做FPGA的模块划分?
fpga开发