FPGA|IP核PLL调用测试:调用IP核

1、选择tools-》Megawizard plug-In manager

2、选择第一项,下一步

3、选择ATPLL,芯片系列、和输出文件类型,输出文件名称,单击next

4、出现配置PLL界面

5、选择输入时钟频率,单击next

6、生成reset、和locked信号,单击next

7、一路next到这个界面

8、我们输出5路信号

c0 25MHZ,c2 75MHZ,C2 100 MHZ C3 150MHZ c4 200MHZ,配置如下图

9、后面的可以保持默认,直接点击finish出现下图

10、继续点击finish ,选择yes

11、文件就生成了,IP和调用ok,可以在files里面查看生成的问价

相关推荐
Echo_cy_4 小时前
Verilog语言学习总结
fpga开发
Hcoco_me4 小时前
Verilog基础(三):过程
fpga开发·verilog
ooo-p5 小时前
FPGA学习篇——开篇之作
学习·fpga开发
Zoolybo7 小时前
FPGA|IP核PLL调用测试:建立工程
fpga开发
水饺编程2 天前
简易CPU设计入门:指令单元(二)
linux·嵌入式硬件·fpga开发·硬件工程
天外高人2 天前
实验六 项目二 简易信号发生器的设计与实现 (HEU)
单片机·嵌入式硬件·fpga开发·实验
Zoolybo2 天前
FPGA| 使用Quartus II报错Top-level design entity ““ is undefined
fpga开发
FakeOccupational2 天前
fpga系列 HDL:XILINX Vivado Vitis 高层次综合(HLS) 实现 EBAZ板LED控制(上)
fpga开发
云山工作室3 天前
基于fpga技术的脉冲信号源设计(论文+源码)
stm32·嵌入式硬件·fpga开发·毕业设计·毕设