xilinx FPGA 进行 FFT

  1. 总体

    1.首先使用 matlab 生成 信号的 dat 文件(此dat文件包含信号的采样信息数据)作为DDS 信号

    3.配置 FFT IP

    4.仿真,tb中读取 dat 文件

matlab 代码如下:

c 复制代码
clc;
clear all;

A = 1;%幅值
FRE = 10000;%正弦波频率
P = 0;%相位

FS = 1000000;%采样频率
N = 1024;%采样点数
n = 0:N-1;%采样序列
t = n/FS;%时间序列

%sin_data = A * sin(2*pi*t * FRE + P) + 2*A * sin(2*pi*t * FRE*4 + P)+ A * sin(2*pi*t * FRE*6 + P);

sin_data = A * sin(2*pi*t * FRE + P);%生成正弦波

sin_data = fix((sin_data * (2^14 - 1)) + (2^14 - 1));%对正弦波进行15bit量化

figure(1);%定义一个图片1
subplot(2,2,1);%创建4个子窗口,并下面plot显示在1窗口
plot(sin_data);%显示正弦波

fid = fopen("fft_data.dat","w");%创建写数据文件

for i=1:N
    fprintf(fid,"%x\n",sin_data(i));%写数据
end

fclose(fid);%关闭文件

%对N个点进行快速傅里叶变化
fft_data = fft(sin_data,N);

%取模值
y = abs(fft_data);

%快速傅里叶变化的频谱的幅值
y = y *2 / N;

%快速傅里叶变化的频谱的频率
fs = FS * n/N;

subplot(2,2,2);%创建4个子窗口,并下面plot显示在2窗口
plot(fs(1:N/2),y(1:N/2));%显示半边区域频率
%plot(fs,y);%显示两边区域的频率
xlabel("频率");
ylabel("幅值");

matlab 代码运行如下:

单边

双边

多个频率叠加波形

  1. FFT IP 配置

    下图界面设置:

    a. 需要傅里叶变化的 通道数

    b. 傅里叶变化的 点数

    c, 傅里叶变化复杂度,从高到低

    d. 用户时钟频率,数据吞吐量

    下图界面设置:

    a. 输入数据的数据类型 定点或者浮点数

    b. 输入数据的格式 浮点数或者截取、不截取的定点数

    c, 进位模式,四舍五入、高精度模式

    d. 输入数据 格式位宽

    e. 输出数据,正序输出 或者倒序输出

    f. 非实时计算

使用bram 资源

这一界面展示了 数据位置,以及config 信号是指示 傅里叶正变化还是 反变化,1是正变化

  1. FPGA处理

    a. 给 FFT IP 配置信号为1,设置为正变化

    b. tb 中 将 DDS 信号送到 FFT IP 中

    c. 仿真观察 数据数据 以及 对比 matlab FFT 后的数据

    下图是傅里叶开始变化的开始信号

    DDS 信号输入结束到 输出开始间隔

    仿真和matlab fft后数据比较

复制代码
  	 4. 注意事项
下面是FFT IP 的例化端口信号,主要是debug 信号
a. 开始计算的信号接口
b. 输入数据和设置点数不匹配
c. last丢失,没有给last 信号
d. fifo 状态
e. 输入数据fifo满
f. 输出数据fifo空

如下表示输入数据有问题:

这里输入数据,因为输入的是实数,虚数位宽为0

数据输出:

相关推荐
千寻xun43 分钟前
三、实战篇-NVME SSD控制之FPGA实现(一)
fpga开发·nvme ssd·nvme协议
XMAIPC_Robot4 小时前
软硬协同实时控制|RK3588业务调度+FPGA硬件时序,ethercat实现半导体设备微秒级响应(125us)
linux·arm开发·人工智能·fpga开发
upper20205 小时前
从零开始设计riscv cpu记录之七
fpga开发·riscv·riscv设计·btb·分支预测
ARM|X86+FPGA工业主板厂家9 小时前
AI视觉跟随运动控制实战|RK3588 NPU检测+FPGA EtherCAT多轴联动精准跟随方案,适用于半导体视觉对位等
人工智能·fpga开发·硬件工程·ethercat·实时系统
XMAIPC_Robot13 小时前
RK3588+FPGA半导体设备量产踩坑大全|发热、时序漂移、推理抖动、成像干扰、EMC干扰方案
人工智能·嵌入式硬件·fpga开发·arm+fpga
凡亿卓达方案设计1 天前
FPGA硬件开发怎么选靠谱方案商?
fpga开发
Eloudy1 天前
QSFP28、RoCEv2、RFSoC-4x2 数据传输与器件链路
网络·fpga开发·rocev2
Echo_cy_1 天前
基于ZYNQ-7000的Ethernet驱动配置
linux·驱动开发·嵌入式硬件·fpga开发·ethernet·zynq
現実君1 天前
关于MCU下位替换FPGA的经验与方案
单片机·嵌入式硬件·fpga开发
Terasic友晶科技2 天前
【教程】Agilex 5 SoC 的两种启动模式的开发演示(一)(FPGA Configuration First)
fpga开发·agilex 5 soc